[相关技术] HARP vs TEOS：28nm CMOS中两种CVD氧化层沉积工艺到底 日期：2026-09-10 22:25:19 点击：112 好评：0
在28nm及以下先进制程中，氧化层（SiO₂）已经不仅仅是一层绝缘介质，更承担着器件隔离、Gap Fill、CMP Buffer、Contact形成以及可靠性保证等重要功能。随着器件尺寸不断缩小，传统TEOS氧...
[相关技术] 分享一篇介绍CP针痕对封装打线影响的文章 日期：2026-09-04 19:37:00 点击：127 好评：0
...
[相关技术] CMOS工艺中为什么PMOS的源漏极要加入SiGe，而NOMS要 日期：2026-09-01 21:22:00 点击：67 好评：0
在先进CMOS制程迭代过程中，当工艺节点迈入90nm及以下，单纯依靠缩小晶体管尺寸带来的性能增益逐渐枯竭，短沟道效应、载流子迁移率衰减、器件漏电升高等问题持续凸显。为了在不...
[芯片制造] 判一颗芯片好坏，那条切割线到底画在哪 日期：2026-09-01 20:04:00 点击：79 好评：0
芯片测完，一颗颗被贴上合格或者不合格的标签。表面看是个是非题，背后其实是在一条看不见的线上做切割。线画在哪，直接决定了哪部分芯片算好、哪部分算坏。这条线，就是 测试...
[相关技术] PCB翘曲解析 日期：2026-08-29 20:10:00 点击：92 好评：0
做硬件、PCB设计、SMT制程的小伙伴，几乎没人能躲过「PCB翘曲」的坑。 看似小小的板弯、板翘，后果却非常致命： 贴片偏位、虚焊、BGA空洞、元件立碑、螺丝孔对不上、整机装配挤压...
[芯片制造] 国产替代进行时：半导体测试设备，芯片产业的 日期：2026-08-27 21:19:00 点击：152 好评：0
导语：一颗芯片从硅片诞生到走进手机、汽车、AI 服务器，要经过层层 体检 与 大考。半导体测试设备，就是芯片产业的体检仪与阅卷官。当下国产替代浪潮滚滚向前，有的赛道我们已...
[芯片制造] FSDB 波形 × MCP：让 AI Agent 主动查波形、验证假设 日期：2026-08-27 19:05:00 点击：131 好评：0
AI-ENABLED DESIGN VERIFICATION 给 AI 一双「看波形的眼睛」 基于 MCP 的 FSDB AI Debug 实践 在 AI-Enabled 芯片工程时代，AI 不应该只帮助工程师写代码、读文档和分析 Log，它还应该能够进入设计验证...
[芯片制造] 芯片设计中的版图依赖效应：被忽视的性能隐形 日期：2026-08-25 20:08:00 点击：86 好评：0
在芯片设计的传统认知里，很多人会默认只要晶体管的尺寸、参数设定一致，其电气性能就会完全相同。但在纳米级先进工艺的实际流片过程中，即便两款晶体管的设计参数完全匹配，...
[芯片制造] 一文带你搞懂JTAG中DP与AP 日期：2026-08-21 20:50:00 点击：109 好评：0
JTAG（Joint Test Action Group，联合测试工作组）作为遵循IEEE 1149.1标准的核心调试与测试协议，其高级调试能力依赖于分层化的访问架构其中DP（Debug Port，调试端口）与AP（Access Port，访问端...
[相关技术] 通俗理解PCB 相关常见术语 日期：2026-08-20 20:04:00 点击：90 好评：0
你可以把 PCB 理解成： 电子产品里的城市道路板芯片、电阻、电容等元件像城市里的楼房，PCB 上的铜线像道路，负责把电和信号送到正确位置。 一、PCB 基础概念 PCB 印制电路板 电子元...
