如图4-21所示，数据扫描进入触发器F0的时候，会引起与之相连的三态缓冲器U0不断的改变状态，从而使得双向端子上的数据很可能改变传输方向，出现总线争用的问题。 为了解决这个问题，可以采用如图4-21所示的做法，增加一个控制逻辑（与门U0），在测试向量加载的时候，SE为高电平，U1输出低电平，使得双向引脚的传输单向化（向左）。但是，在捕获响应的时候，仍然不能保证没有总线争用问题。为了解决这个问题，对图4-21所示的电路改进为图4－22所示的电路。表4-1是图4-22所示电路的工作情况。

表4-1ASIC工作模式

　 2.3.5.2 双向时钟或者双向复位
在测试过程中，由于所有的扫描链应该在ATE控制之下，所以，对于如图4-23所示的电路而言，三态缓冲器U0会影响时钟对扫描链的控制。
为了解决这个问题，给出了如图4-24所示的解决方法。

　　图4-24所示电路工作在测试状态时，ASIC_TEST的值为1，使得U0被禁止，输出为高阻状态，有效的保证了测试时钟的加载，扫描链完全处于ATE控制之下。
对于双向扫描输出端口问题，情况和时钟双向问题类似，问题和解决方法示意图如图4-25和4-26所示。