目 录 1 边界扫描测试方法 扫描技术是实现数字系统可测试性的关键技术，它包括边界扫描、全扫描、部分扫描。本章介绍边界扫描的实现方法，全扫描和部分扫描将在下一章介绍。边界扫描技术一开始是为了测试芯片之间的简单互连（即导线直接连接）。由于系统芯片的设计是基于IP核的设计，IP核之间的互连也可以采用边界扫描技术来实现。 1.1边界扫描基本状况 JTAG（Joint Test Action Group，联合测试工作组）于1986年提出了一个标准的边界扫描体系结构，名叫Boundary-Scan Architecture Standard Proposal，最后的目标是应用到芯片、印制板与完整系统上的一套标准化技术。1988年IEEE与JTAG同意合作开发一个叫做IEEE 1149.1的标准，并于1990年发布了该标准[2]。 边界扫描测试技术在降低产品测试成本，提高产品质量和可靠性以及缩短产品上市时间等方面有显著的优点。所以，边界扫描技术一提出就受到电子行业的普遍关注和广为接受，目前已得到了很多应用。现在，一些国际性的大公司如Corelis，JTAG Technology，Acculogic，Agilent等公司已经致力于开发满足相关测试协议的测试仪器和集成电路。例如，Corelis公司的产品ScanPlus包括自动边界扫描测试程序生成、边界扫描诊断、交互式边界扫描调试、CPLD和flash memories的在系统编程、用C语言编写的低级扫描函数库驱动器和JTAG在线仿真器等。 在1149.1协议推出以后，新的标准不断推出，下面进行比较详细的介绍。 1.2 IEEE Std 1149.1 边界扫描测试的基本原理如图3-1所示。符合边界扫描规则的集成电路除了原有的功能模块外，还要有边界扫描单元（BSC）和测试访问端口控制器(TAP Controller)。 图1-1中的移位寄存器单元插入到IC的核心逻辑与I/O管脚之间，以提供通过所有IC的一条串行测试数据通路。因为移位寄存器单元位于IC的边界处，所以这些单元被称为边界扫描单元（BSC，Boundary Scan Cell），由它们构成的移位寄存器称为边界扫描寄存器。串行测试数据的输入端被称为测试数据输入端（TDI），相应的输出端被称为测试数据输出端（TDO）。为了完成测试功能，相互连接的边界扫描单元必须具有数据移位、数据更新、数据捕获等功能，这些功能是由测试控制逻辑来控制的。测试控制逻辑由两条信号线驱动：测试方式选择（TMS）和测试时钟（TCK）。所以，整个边界扫描测试要求IC中至少有四个可利用的测试管脚，或将它们附加到其他的功能管脚上。 边界扫描测试技术的工作原理就是：JTAG测试仪利用一个四线测试接口，将测试数据以串行方式由TDI打入到边界扫描寄存器中，通过TMS发送测试控制命令，
经TAP控制器控制边界扫描单元完成测试数据的加载和响应数据的捕获。最后，测试响应数据以串行扫描方式由TDO送出到JTAG测试仪，在那里，将捕获到的响应数据与期望的响应进行比较。四个管脚TMS、TCK、TDI和TDO被称为测试访问端口（TAP, Test Access Port），全部测试控制逻辑被称为TAP控制器。
题。然而，许多系统使用模拟的、数字的以及数模混合的元件。各功能器件之间的连接不仅有简单的直接导线相连，也有电阻和电容这类耦合方式，如图1-2所示。IEEE1149.4边界扫描标准协议致力于模拟互连电路可测试性设计的规范化，是直接耦合电路可测试性设计标准IEEE1149.1的扩展，它的基本思想与标准IEEE 1149.1一样。
|
