电源测试之输出动态响应(Output Dynamic Response Tes_专业集成电路测试网-芯片测试技术-ic test

1、测试目的

动态响应一般是指控制系统在典型输入信号的作用下，其输出量从初始状态到最终状态的响应。对某一环节（系统）加入单位阶跃输入x(t)时，其响应y(t)开始逐渐上升，直到稳定在某一定值上为止。响应y(t)在达到一定值之前的变化状态称为过渡状态（动态）。此称为动态响应。

验证待测电源在输出负载动态变化时，输出电压及信号是否符合规格要求：

    - 电压波动范围，

    - 瞬态响应能力。

2、测试条件及示意图

    - 输入：规格中定义的最小及最大输入交/直流电压，最小及最大交流频率

    - 输出：规格中定义的动态负载电流条件及规格所允许的最小电容负载

    - 温度：最低工作温度，常温及最高工作温度

    - 示波器采样方式：一般设为Sample或Hi-res模式

依规格要求设定负载电流的起、止点，负载电流的上升、下降速率(Slew Rate)及负载电流的变化周期；一般负载电流的上升和下降速度设置为2.5A/uS，变化周期一般为20ms。

开机后按规格要求，调整负载电流的变化周期(通过改变t1,t2)。

电源测试系列之输出动态响应(Output Dynamic Response Test)

如下图中的各项数据：

电压值：Vo-max, Vovershoot, Vo-stable1, Vo-stable2, Vo-undershoot, Vo-min,

响应时间：tR1，tR2

参考值：t1, t2,Iomax,Io-min；或负载占空比，频率,Iomax,Io-min；

    - 依规格要求设定负载电流的起、止点，负载电流的上升、下降速率(Slew Rate)及负载电流的变化周期；

    - 开机后按规格要求，调整负载电流的变化周期(通过改变t1,t2)。

3、测量波形数据

- 电压值：Vo-max, Vovershoot, Vo-stable1, Vo-stable2, Vo-undershoot, Vo-min,
- 响应时间：tR1，tR2
- 参考值：t1, t2,Iomax,Io-min；或负载占空比，频率,Iomax,Io-min；

4、测试步骤

    1）设定最低环境工作温度，最小输入电压/频率；对需做动态响应测试的输出，依规格要求设定其负载电流的起、止点，负载电流的上升、下降速率(Slew Rate)及负载电流的变化周期；其他输出负载按照Regulation Table要求设定；

    2）开机后按规格要求，调整负载电流的变化周期(t1,t2)，观察输出波形的变化；

    3）记录Vo-max、Vovershoot、Vundershoot及Vo-stable1最大，Vo-min及Vo-stable2最小的测试条件, 测量输出电压的各对应值及输出响应时间，并保存波形；

    4）在步骤3的动态电流的变化周期下，改变其他输出负载条件，使Vo-max、Vovershoot、Vundershoot及Vo-stable1最大，Vo-min及Vo-stable2最小，测量并记录相应数据；

    5）以步骤3及4找到的最差负载条件为负载，以待测电源所提供的各种开机方式开机(如AC on, PS_ON on)；

    6）依次改变测试条件(动态负载起始点，输入电压/频率及环境温度)，重复步骤2、3、4、5；

    7）同样方法测试其他输出动态响应。

判定条件

    各输出测量值符合规格要求：

    - 不能有震铃(Ringing, 反馈回路欠阻尼)现象,

    - 待测电源不可以损坏(Damaged/Broken down),

    - 待测电源不可以工作不稳定，甚至关机(Shut down),

    - 响应时间符合要求。

* 判定图例 1

如下图中的各输出测量值符合规格要求；虽有过阻尼，但可接受；

* 判定图例 2

虽然如下图中的各输出测量值符合规格要求，但反馈回路欠阻尼(不稳定)，故不能接受。

正常的电源动态负载实测波形

改善动态响应的对策参考：

   - 适当改善反馈响应速率(如适当减小431上RC电路中的电容量、增加光耦电流、减小电流检测PIN脚上RC电路中的电容值)，但需注意噪声、重载开机问题；另外，这一方案也受制于实际设计方案的选择：

    * PWM方式受最大占空比的限制(Flyback：约0.8，单端正激0.5，其他如Push-pull、Half-bridge，Full-bridge等为0.8，Boost为0.9等)，因此设计初期最大占空比的选择就应当保留一定的余量；

    * PFM方式也受制于工作频率限制，以免产生噪声或EMI的问题；

    在容许的情况下(较低的电容电压)，尽可能让占空比或开关频率在动态情形下逐步增大，以避免如电流应力加大等问题；

   - 增加输出电容容量或并联数量，适当降低输出储能电感的感量

     * 电感中的电流不能突变，这是影响输出动态响应的关键，尤其在CCM模式的时候，因此，适当降低感量可以改善动态响应，但需要考虑轻载时的反馈稳定性问题(CCM转变成DCM会造成系统不稳定)

     * 电容的电流可以突变，因此，可以考虑适当考虑增加电容容量或数量来改善，如果Layout空间允许的话。

    - 采用多个变换器并联方案，但成本会较高，这在电流变化速率要求较高的场合(如CPU供电的3~6相V-core电路)；

    - 增加开关频率，以更快的速度传递能量，但需考虑元器件的频率特性、EMC及效率等问题；

   以上的方案在实际应用中，需综合考虑。当然，也可能存在其他的解决方案，有待研究。

特殊的动态响应测试

Intel的VID电源的有一个曲线，叫做Loadline，这个设计很奇特：当处理器负载增大的时候，反而让输出电压降低。

对于Loadline测试，我们既需要测试静态，也需要测试动态。这个动态的测试，是一种特殊的动态响应测试。

Dynamic Current Loadline是测试当负载电流Icc发生快速、大幅度变化时，产生的瞬变电压值是否超过过冲指标。

测试注意事项：

1）需要正确设置PDT控制软件界面上的触发信号的Slew Rate（具体参数可查找IMVP6.5协议中对应的处理器平台），不同的Slew Rate值对测试结果影响比较大；

2） Iccmax和Iccmin的设置请参考不同处理器平台的要求（具体参数可查找IMVP6.5协议中对应的处理器平台），如果查不到这个值，请咨询FAE，Iccmax和Iccmin之间的差值直接影响到实测的Vcc的过冲情况。

【测试步骤】：

1、确认测试点：

测试分为VCC_CORE（处理器core电源）和VCC_AXG电源（显卡电源，如果单板没有显卡电源的，可以忽略VCC_AXG）两部分。

1）测试VCC_CORE时：需要测试不同负载下(可以通过VR测试工具控制界面设置Io输出)的VCC_CORE值，用万用表的正负极分别测试Gen3 Tool Head的J3中Pin4和Pin3，读取VCC_CORE值。

2、在测试瞬态电压时，需要一个触发信号。将有源探头的信号端固定LB_Drive1管脚上（如下图TP30的PIN1所示），地端固定在TP30的PIN2；