欢迎光临专业集成电路测试网~~欢迎加入IC测试QQ群:111938408

专业IC测试网

当前位置: 网站主页 > 相关技术 > 芯片制造 >

半导体倒装芯片(FC)凸点工艺先进封装技术的详

时间:2024-07-07 17:19来源:爱在七夕时 作者:ictest8_edit 点击:

 

倒装芯片,英文全称:Flip Chip,简称:FC,倒装芯片(FC)封装技术为1960年IBM公司所开发,为了降低成本,提高速度,提高组件可靠性,FC使用在第1层芯片与载板接合封装,封装方式为芯片正面朝下向基板,无需引线键合,形成最短电路,降低电阻;采用金属球连接,缩小了封装尺寸,改善电性表现,解决了BGA为增加引脚数而需扩大体积的困扰。如下图所示。

 

芯片凸点是倒装芯片(Flip Chip)互联技术中的关键组成部分之一,它替代传统封装中的打线工艺,在芯片与基板之间形成电气连接,并提供良好的散热条件(凸点由铜制作,能把芯片热量通过凸点传递给基板或其他组件来散热)。凸点是实现多种先进封装技术(如倒装芯片(Flip-Chip)、三维堆叠(3D Stacking)、扇出型封装(Fan-Out)等)的基础。

 

一、倒装芯片(FC)封装技术的发展

30多年前,“倒装芯片”问世。当时为其冠名为“C4”(Controlled Collapse Chip Connection),即“可控熔塌芯片互连”技术。该技术首先采用铜,然后在芯片与基板之间制作高铅焊球。铜或高铅焊球与基板之间的连接通过易熔焊料来实现。此后不久出现了适用于汽车市场的“封帽上的柔性材料(FOC)”;还有人采用Sn封帽,即蒸发扩展易熔面或E3工艺对C4工艺做了进一步的改进。C4工艺尽管实现起来比较昂贵(包括许可证费用与设备的费用等),但它还是为封装技术提供了许多性能与成本优势。与引线键合工艺不同的是,倒装芯片可以批量完成,因此还是比较划算 。

由于新型封装技术和工艺不断以惊人的速度涌现,因此完成具有数千个凸点的芯片设计目前已不存在大的技术障碍小封装技术工程师可以运用新型模拟软件轻易地完成各种电、热、机械与数学模拟。此外,以前一些世界知名公司专为内部使用而设计的专用工具目前已得到广泛应用。为此设计人员完全可以利用这些新工具和新工艺最大限度地提高设计性,最大限度地缩短面市的时间。

无论人们对此抱何种态度,倒装芯片已经开始了一场工艺和封装技术革命,而且由于新材料和新工具的不断涌现使倒装芯片技术经过这么多年的发展以后仍能处于不断的变革之中。为了满足组装工艺和芯片设计不断变化的需求,基片技术领域正在开发新的基板技术,模拟和设计软件也不断更新升级。因此,如何平衡用最新技术设计产品的愿望与以何种适当款式投放产品之间的矛盾就成为一项必须面对的重大挑战。由于受互连网带宽不断变化以及下面列举的一些其它因素的影响,许多设计人员和公司不得不转向倒装芯片技术。

二、倒装芯片(FC)封装技术因素影响

1、减小信号电感——40Gbps(与基板的设计有关);
2、降低电源/接地电感;
3、提高信号的完整性;
4、最佳的热、电性能和最高的可靠性;
5、减少封装的引脚数量;
6、超出引线键合能力,外围或整个面阵设计的高凸点数量;
7、当节距接近200μm设计时允许;S片缩小(受焊点限制的芯片);
8、允许BOAC设计,即在有源电路上进行凸点设计 ;

因此,当前我们常见的芯片凸点就有了C4(Controlled Collapse Chip Connection)凸点和C2(Chip Connection)凸点。在芯片凸点制作中,金属沉积占到全部成本的50%以上。最为常见的金属沉积步骤是UBM(凸点下金属化层)的沉积和凸点本身的沉积,而UBM的沉积通常采用Sputter(溅射),Electroless(化学镀),Plating(电镀)方式实现;凸点本身的成型通常采用电镀,植球,印刷的方式实现。

三、UBM(Under Bump Metallurgy/凸点下金属化层)

UBM的作用是提高凸点和芯片表面焊盘的黏附性;防止凸点材料和芯片金属焊盘发生化学反应或相互扩散以保持各自化学稳定性;在凸点成型过程中,UBM可以保护芯片表面免受化学和物理损伤;增强凸点的机械强度等等。

UBM层通常由多层金属薄膜组成,包括粘接层、种子层和阻挡层等,每层都有其特定的功能和作用。UBM层可以根据需要选择不同的材料组合,以适应不同类型的凸点材料,如焊料、铜柱、锡球等。

UBM 的制作主要由物理气相沉积  ( Physical Vapor Deposition,PVD)  工艺完成,蒸镀  ( Evaporation)  或溅射 ( Sputtering)  ,蒸镀成本较高, 目前 UBM 多数由溅射工艺制作。

 

四、 C4凸点(可控塌陷芯片互联)成型技术

芯片C4凸点的电化学沉积或电镀工艺如下图所示,先在整片晶圆表面溅射一层Ti层或TiW层(0.1-0.2um),再溅射一层Cu层(0.3-0.8um),形成UBM,然后在UBM 层上涂覆光刻胶,再使用焊料凸点掩模板进行紫外线曝光,定义凸点的位置和形状,在凸点位置电镀一层 Cu(5um) 作为润湿层,然后电镀焊料。

 

为了确保凸点的厚度达到目标值,在电镀过程中控制凸点的电镀高度要超出旋涂的光刻层,让凸点形成一个蘑菇状。然后剥离光刻胶,并用过氧化氢或等离子蚀刻去除其他位置多余的 UBM,最后对晶圆进行回流,在表面张力的作用下形成光滑的球型 C4 焊料凸点,如下图。

 

电镀工艺进行焊料凸点制作的成本效益好、良率高、速度快且凸点密度高。焊料还可以通过焊膏的丝网印刷工艺来实现, 沉积 UBM 后,使用自动漏印板或丝网印刷结合精密漏印板,对特制的焊膏进行刮板印刷得到焊料 图形,并采用回流焊的方式使焊料凸点变为球型。这种方法虽然成本较低,但是所得凸点的形状粗 糙,且无法制作细节距凸点。

五、C2(芯片互联)凸点成型技术

随着IC集成度的提高,芯片引脚数增多,焊盘间距越来越小,芯片上相邻的C4焊球容易发生桥接短路的现象。因此使用带焊料帽的铜柱(C2凸点)结构替代C4凸点。C2凸点的的制作过程基本与C4凸点一致,只是在下图第4步中直接电镀铜柱(而不是像C4凸点成型第4步中电镀铜层只是作为湿润层),形成铜柱后再电镀焊料再回流得到C2凸点。

 

由于如下图中的C2凸点主要由Cu柱构成,相比C4凸点的焊料而言,有更好的热导率和电阻率,所以热电性能也更好。

 


六、倒装芯片(FC)封装工艺

其实,倒装芯片(FC)封装工艺主要包括四步:凸点金属化 、凸点制造、晶片组装和底部填充等。


1、凸点下金属化


凸点下金属化是为了将半导体中P-N结的性能引出,其中热压倒装芯片(FC)连接最合适的凸点材料是金,凸点可以通过传统的电解镀金方法生成,或者采用钉头凸点方法。

 

2、回流形成凸点


回流形成凸点是指给P-N结做一个电极,类似于给电池加工一个输出端。常见的凸点制造方法包括:蒸镀、电镀、印刷、钉头、放球和转移等。

 

3、倒装芯片(FC)组装


倒装芯片(FC)组装是指将已经凸点的晶片组装到基板/板卡上,在热压连接工艺中,芯片的凸点是通过加热、加压的方法连接到基板的焊盘上。该工艺要求芯片或者基板上的凸点为金凸点,同时还要有一个可与凸点连接的表面,使材料充分软化,同时促进连接过程中的扩散作用。

 

4、底部填充


底部填充工艺是指先将倒装芯片(FC)与基板加热到70至75℃,然后使用非导电材料填充芯片底部孔隙。由于缝隙的毛细管的虹吸作用,填料被吸入,并向中心流动,芯片边缘有阻挡物,以防止流出。填充完毕后,在烘箱中分段升温,达到130 ℃左右的固化温度后,保持一定时间后即可完全固化。

 

底部填充的应用是在倒装芯片(FC)组装之后,即倒装芯片(FC)已经在基板上并且焊点已经进行了大规模回流。底部填充常用工艺包括毛细底部填充 (CUF)、模压底部填充 (MUF)和印刷底部填充三种工艺:

 


(1)毛细底部填充 (CUF)

底部填充物通过针头或喷射器在基板组件上的倒装芯片(FC)的一侧(或两侧)辅助真空进行分配。由于毛细作用,这种底部填充物完全填充了芯片、焊点和基板之间的空间,然后通过固化底部填充胶将芯片和基板牢固地结合在一起。

(2)模压底部填充 (MUF)

修改后的 EMC 是对芯片进行转移成型并填充芯片、焊点和倒装芯片(FC)组件基板之间的间隙。芯片的灌封胶和底部填充胶同时形成,大幅提高作业效率

(3)印刷底部填充

为了提高CUF的效率并避免MUF的缺点,市场上出现一种全新的组装后底部填充的方法,该方法使用模板在封装基板组件上印刷倒装芯片(FC)的底部填充材料,工艺流程如下图所示。

 

七、倒装芯片(FC)封装优势与局限性

在倒装芯片(FC)封装中,硅芯片使用焊接凸块而非焊线直接固定在基材上,提供密集的互连,具有很高的电气性能和热性能。倒装芯片(FC)互连实现了终极的微型化,减少了封装寄生效应,并且实现了其他传统封装方法无法实现的芯片功率分配和地线分配新模式。但是同时也还有很多方面的问题和局限性待解决。

1、优势


(1)尺寸小、厚度薄和重量轻。
(2)单位面积的I/O数量远大于传统封装继承技术,密度更高。
(3)传输性能提升,互联结构尺寸短小,减少了电感,电阻以及电容,信号完整性,射频性能更好。
(4)散热能力强,芯片背板可添加散热片进行冷却,提高芯片告诉运行时的稳定性。
(5)倒装芯片(FC)焊料凸点制备工艺更适合集成化发展需求,生产效率较WB工艺有大幅提高。


2、局限性


(1)倒装芯片(FC)需要在晶圆上制造凸点,工艺相对复杂。
(2)如果芯片不是专门倒装芯片(FC)设计的,还需要设计和加工再分布层。
(3)倒装芯片(FC)更易收到温度变化的影响需要更多地考虑芯片和基板的CTE良好匹配,对热分析有更高的要求。

八、倒装芯片(FC)封装技术发展挑战

倒装芯片(FC)技术经过了很长的一段时间发展,从三凸点倒装芯片到万凸点倒装芯片,现在已经达到10万凸点倒装芯片,同时倒装芯片的间距也小至20µm。但是,倒装芯片技术依然面临着激烈竞争,它的部分市场份额正逐渐被扇出型晶圆/面板级封装(简称 FOWLP)技术所夺走,尤其是PoP封装技术。由于成本更低、性能更高、尺寸也更小等,现在爱疯手机开始采用PoP封装技术制造,同时,越来越多的智能手机公司和组件公司也在效仿爱疯手机,这意味着FOWLP不仅仅用于封装基带、RF(射频)开关/收发器、PMIC(电源管理集成电路)、音频编解码器、MCU(微控制单元)、RF雷达、连接IC等,也可用于封装AP等高性能大型(>120mm2)SoC。对于倒装芯片封装技术来说,这无疑形成一个巨大挑战。

总结一下

与一般的焊点连接一样,倒装芯片(FC)连接的可靠性也要受到基板与芯片的热膨胀系数(CTE)失配的影响,此外焊点的高度、焊点之间的最大间距亦会对可靠性造成影响。连接区的裂纹多是在从连接温度冷却下来的过程中产生的。

由于金的熔点温度高,因此它对疲劳损伤的敏感程度远小于焊料。因此,如果在热循环中应力没有超过凸点与焊盘之间的连接强度,那么可靠性不会存在太大问题。

芯片与基底之间的底部填充材料使连接抵抗热疲劳的性能显著提高,如果没有底部填充,则热疲劳将是倒装芯片主要的可靠性问题。
倒装芯片(FC)组装非常适用于高频应用领域,因为在这种组装结构中,芯片与基底之间的连接通路非常短。倒装焊点的串连阻抗为1mW左右,串连电感为0.025nH,远小于引线键合中的5-10nH。正是由于倒装芯片组装的这种优点,信号的传输时延可以显著降低.
顶一下
(0)
0%
踩一下
(0)
0%
------分隔线----------------------------
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
用户名: 验证码: 点击我更换图片