 LVDS（ Low Voltage Differential Signaling），即低电压差分信令，是1994年由美国国家半导体公司提出的一种高性能信号传输和接口技术，支持3.125Gbps的传输速率。LVDS技术在信号完整性方面有良好的性能，可确保铜导线能够支持千兆位以上的数据传输，其核心思想是采用极低的电压摆幅高速差动传输数据，在计算机、通信设备、消费电子等方面得到了广泛应用，并通过TIA/EIA的确认，成为该组织的标准（ ANSI/TIA/EIA-644）。目前，LVDS已经成为高速数字信号传输的国际通用接口标准。 低的输出电压摆幅、差分的信号传输方式使得低压差分信号传输系统(LVDS)能够以高速度、低噪声、低功耗和低成本的众多优势广泛应用于计算机、通信和消费类电子产品中。 LVDS的优势 LVDS 技术和其他的接口相比，有着很大的优势，主要表现在下面几个方面： 1) 高速率 由于 LVDS 逻辑状态间的电压变化仅为400mV，因而能非常快地改变状态从而实现高速率。另一优点是即使信号的电位迅速转变，但转换速率(slew rate)不会加快。由于转变时间的减短，辐射场的强度也大幅减弱。此外，由于转变时间的减短，传输路线阻抗不连续性的反射也不会成为大问题，有助于降低电波辐射量及串扰的干扰。  2) 低功耗 随着工作频率的增加，LVDS的电源电流仍保持平坦，而CMOS和GTL技术的电源电流则会随频率增加而呈指数上升，这得益于使用恒流线路驱动器。电流源把输出电流限制到大约只有4mA，同时也限制跳变期间产生的任何尖峰电流。这样在得到高达2.5Gbps的高数据率的同时增加的功耗不明显。根据负载功率的计算数字所显示，4mA乘以100欧姆终端电阻器的400mV压降，其乘积显示LVDS的负载功率消耗只有1.6mW。作为对比，GTL在负载电阻有1V压降，负载电流为40mA，负载功耗则为40m W。此外，恒流驱动器的输出可以容忍传输线路出现短路情况或接地，而且即使这样也不会产生散热上的问题。总体来说，LVDS 降低了终端电阻压降，进而降低了电路的总功耗。  3) 噪声性能好 首先，LVDS采用差分信号传输技术，差分信号不会受共模噪声的干扰，而共模噪声是系统噪声的主要来源。差分接收器是一款高阻抗芯片，可以检测最小至100mV的差分信号，然后将这些信号放大，以至达到标准逻辑电位。由于差分信号具有1.2V的典型驱动器补偿电压，而接收器可以接受由0至2.4V的输入电压，因此可以抑制高达±1V来自传输线的共模噪声。另外，LVDS产生的电磁干扰低，由于低电压摆幅、低边沿速率、奇模式差分信号，以及恒流驱动器的Icc尖峰只产生很低的辐射。通过减小电压摆幅和电流能量，LVDS把场强减到了最小，差分驱动器引入了奇模式传输，即等量方向相反的电流分别在传输线上传输，形成电流环路，使电流回路产生最低的电磁干扰。在差分信号的传输中，由于差分接受器只响应正负输入之差，因此当噪声同时出现在两个输入中时，差分信号的幅度并不受影响。 4) 具有fail-safe特性 恒流式驱动不会对系统造成任何损害，所以LVDS驱动器可以带电插拔，另一特点是接收器的故障保护功能。LVDS接收器在内部提供了可靠线路，保证在接收器输入悬空、接收器输入短路以及接收器输入处于驱动器三态输出或驱动器供电终止等情况下输出可靠，防止产生输出振荡。 5) 成本低 LVDS技术可以用经济的COMS工艺实现，并且对电缆、连接器和PCB材料没有苛刻的要求，即使采用低成本的电缆线和连接器件也可以达到很高的速率。由于功耗较低以及LVDS 极低的噪声，噪声控制和EMI等问题便迎刃而解。与并行连接相比，可以减少大量的电缆，连接器和面积费用。相对来说，LVDS可以低成本实现高性能。 6) 高集成度 由于可在标准CMOS工艺中实现高速LVDS，因此利用LVDS模拟电路集成复杂的数字功能是非常有利的。LVDS内集成的串行化器和解串行化器使它能在一个芯片上集成许多通道。集成也受益于差分信号。差分信号能容忍高电平的切换噪声，因而能用大规模数字电路进行可靠的集成。恒定电流的输出模式使LVDS只产生很低的噪声，因此能实现完整的芯片接口系统。 此外，由于是低摆幅差分信号技术，其驱动和接收不依赖于供电电压，因此，LVDS能比较容易的用于低电压系统中，如3.3V甚至2.5V，并且保持同样的信号电平和性能。LVDS 也易于终端匹配。无论其传输介质是电缆还是PCB走线，都必须与终端匹配，以减少不希望的电磁辐射，提供最佳的信号质量。通常一个尽可能靠近接收端的100Ω终端电阻跨在差分线上即可提供良好的匹配。目前LVDS技术在传输距离上有其局限性，一般应用在20m 以下。 |
