 关于集成电路或者半导体芯片，站在应用端的视角：无论是消费电子的更新迭代和进一步普及，还是工业自动化的不断发展，更有新能源光伏储能行业、电动汽车行业的高歌猛进，都离不开极其重要的上游集成电路产业的支撑。而作为应用端从事着直接相关的岗位，平时更多的关心其在硬件电路中的应用、工作原理等，而对其工艺接触得相对较少。近期也是一直在查找资料，试图理清芯片的设计、制造以及测试的全流程，既满足一下自己的好奇心，也能够为今后的工作做好铺垫。话不多说，今天就从第一部分即芯片的第一出生地——晶圆厂（代工厂）的部分，对其工艺过程进行梳理。 首先是芯片制造在芯片生产全流程中的位置。如上图，芯片的生产制造一般可以分为设计、制造、封装测试三大板块。而这三大板块的配合在实际情况下存在不同的模式。如果芯片设计方没有自己的晶圆厂和封测厂，这种被称为Fabless即无晶圆厂的模式，即芯片设计公司将产品设计完成后会将电路图案提供给专门的晶圆厂完成（这里的晶圆厂一般就是我们常说的代工厂），晶圆合格出厂后再转到专门的封测厂进行划片封装测试，终测完成后即会出给客户。而如果是一些规模比较大的有自己晶圆厂和封测厂的IC设计公司，他们可以独立完成芯片设计到制造的全过程，这种一般称为IDM（Integrated Device Manufacture）模式，比如三星、英特尔、TI。 芯片的制造被比喻为在指尖大小的区域建造摩天大厦，它包含着晶圆生产和晶圆工艺，其中晶圆工艺又被称为前道工艺（相应的封测被称为后道工艺）。  首先先了解下晶圆有哪些部位以及相应的一些专业名词。  ①芯片(chip or die)，指的是在晶圆表面占绝大部分面积的微芯片图形； ②工程实验片(engineering die),这些芯片和正式的器件或电路芯片不同，它包括特殊的器件或电路模块，用于晶圆生产工艺的电性能测试； ③划片线(scribe line)，这些区域是在晶圆上用来分隔不同芯片之间的间隔区，其通常是空白的，有些公司可能会放置一些对准标记或者其他内容； ④边缘芯片(edge die)，在晶圆的边缘上的一些残缺的芯片，由于单个芯片尺寸的增大而造成更多的边缘浪费，这时候会采用更大直径的晶圆来降低，这点我们在前面有聊过，更大直径的晶圆是一大趋势； ⑤晶面(wafer crystal plane)，表示芯片下面的晶格结构； ⑥定位边(wafer flat)，晶圆有主定位边和副定位边，用以区分P/N型以及其晶向。 下面开始整理晶圆的工艺构成。基本处理步骤通常都是先制造将沙子变成硅片/晶圆（由于此时晶圆上面还没有任何器件，故又称为裸晶圆，Bare wafer)，然后再经过前段制程形成晶圆（注意这里晶圆上已经产生半导体器件，故又称为带图形的晶圆或成品晶圆）。 （一）硅片（裸晶圆）的制造 硅片的生产流程大致可以分为四个阶段，如下图所示，包括制造硅锭、锭切割、晶圆表面抛光和外延片。  （1）铸造硅锭。为了将从沙子中提取硅作为半导体材料使用，首先需要经过提高纯度的提纯工序。将石英砂原料放入含有碳源的熔炉中高温溶解，碳和石英石中的二氧化硅在高温下发生化学反应得到纯度约为98%的纯硅，又称作冶金级硅。而后将粉碎的冶金级硅与气态的氯化氢进行氯化反应，生成液态的硅烷SiCl4，再通过蒸馏和化学还原工艺(可用氢气还原)，得到极高纯度的多晶硅。多晶硅高温后成型，使用直拉法（CZ法，主流方式，使用籽晶旋转拉晶）或区熔法（FZ法，早期工艺之一，悬浮熔接籽晶）做成圆形晶棒，即是硅锭。 （2）晶棒切割(Wafer Slicing)，晶棒从单晶炉出来后首先要截断头尾，然后再进行控制直径的滚磨，最后使用金刚石锯将其切成均匀厚度的薄片。晶棒的直径决定了晶圆的尺寸。晶圆的尺寸有 150mm(6英寸)、200mm(8 英寸)、300mm (12 英寸)等等。晶圆越薄,成本越低, 直径越大,一次可生产的芯片数量就越多,因此晶圆呈逐渐变薄和变大的趋势。 （3）晶圆表面抛光 (Lapping&Polishing)，切割后的晶圆需要进行加工,以使其像镜子一 样光滑。这是因为刚切割后的晶圆表面有瑕疵且粗糙,可能会影响电路的精密度,因此需要倒角、研磨，然后使用抛光液和抛光设备将晶圆表面研磨光滑。 （4）有的厂商也会提供外延片，所谓外延片是指以抛光片为基础，在抛光片表面外延生长一层不同电阻率的单晶薄膜，可以是同质外延（外延薄膜与抛光片元素一样），也可以是异质外延（外延薄膜与抛光片元素不一，如GaN on Si外延片）。 （二）晶圆（成品）工艺 晶圆工艺，晶圆上制造半导体器件，虽然详细的加工处理程序与产品种类和所使用的技术有关，但是基本处理步骤通常都是硅片先经过适当的清洗之后，接着进行氧化及沉积，最后进行循环型工艺步骤，完成硅片上电路的加工与制作形成晶圆。一般可以分为以下几个阶段： （1）清洗 （2）氧化 （3）光刻 （4）刻蚀 （5）掺杂 （6）成膜 （7）金属互连（8）CMP化学机械抛光 （9）测试 其中光刻、刻蚀、掺杂、成膜、金属互连、CMP这六个步骤反复循环进行。 步骤1：清洗 晶圆表面附着一些Al2O3和甘油混合液保护层，在制作前必须进行表面清洗，此外在每次的工艺处理过程中晶圆都会受到污染，所以也要进行清洗。半导体晶圆清洗工艺细分为RCA清洗法、稀释化学法、IMEC清洗法、超声波清洗法、气相清洗法、等离子清洗法等，可归纳为湿法和干法两种，湿法清洗是目前主流技术路线，占芯片制造清洗步骤数量的90%以上。 步骤2： 氧化 氧化过程的作用是在晶圆表面形成保护膜。它可以保护晶圆不受化学杂质影响、避免漏电流进入电路、预防离子植入过程中的扩散以及防止晶圆在刻蚀时滑脱。  根据氧化反应中氧化剂的不同，热氧化过程可分为干法氧化和湿法氧化，前者使用纯氧产生二氧化硅层，速度慢但氧化层薄而致密，后者需同时使用氧气和高溶解度的水蒸气，其特点是生长速度快但保护层相对较厚且密度较低。 步骤3：光刻 光刻是通过光线将电路图案“印刷”到晶圆上，我们可以将其理解为在晶圆表面绘制半导体制造所需的平面图。电路图案的精细度越高，成品芯片的集成度就越高，必须通过先进的光刻技术才能实现。具体来说，光刻可分为涂覆光刻胶、曝光和显影三个步骤。 ① 涂覆光刻胶 在晶圆上绘制电路的第一步是在氧化层上涂覆光刻胶。光刻胶通过改变化学性质的方式让晶圆成为“相纸”。晶圆表面的光刻胶层越薄，涂覆越均匀，可以印刷的图形就越精细。这个步骤可以采用“旋涂”方法。根据光（紫外线）反应性的区别，光刻胶可分为两种：正胶和负胶，前者在受光后会分解并消失，从而留下未受光区域的图形，而后者在受光后会聚合并让受光部分的图形显现出来。  ② 曝光 在晶圆上覆盖光刻胶薄膜后，就可以通过控制光线照射来完成电路印刷，这个过程被称为“曝光”。我们可以通过曝光设备来选择性地通过光线，当光线穿过包含电路图案的掩膜时，就能将电路印制到下方涂有光刻胶薄膜的晶圆上。  在曝光过程中，印刷图案越精细，最终的芯片就能够容纳更多元件，这有助于提高生产效率并降低单个元件的成本。在这个领域，目前备受瞩目的新技术是EUV光刻。去年2月，泛林集团与战略合作伙伴ASML和imec共同研发出了一种全新的干膜光刻胶技术。该技术能通过提高分辨率（微调电路宽度的关键要素）大幅提升EUV光刻曝光工艺的生产率和良率。 ③ 显影 曝光之后的步骤是在晶圆上喷涂显影剂，目的是去除图形未覆盖区域的光刻胶，从而让印刷好的电路图案显现出来。显影完成后需要通过各种测量设备和光学显微镜进行检查，确保电路图绘制的质量。 步骤4：刻蚀 在晶圆上完成电路图的光刻后，就要用刻蚀工艺来去除任何多余的氧化膜且只留下半导体电路图。  刻蚀的方法主要分为两种，取决于所使用的物包括：1.使用特定的化学溶液进行化学反应来去除氧化膜的湿法刻蚀；2.使用气体或等离子体的干法刻蚀。 步骤5：掺杂 将特定量的杂质通过薄膜开口引入晶圆表层的工艺过程，其本质是在在晶圆上制作PN结。它有两种工艺方法：热扩散（thermal diffusion）和离子注入（ion implantation）。热扩散是在1000℃左右的高温下发生的反应，气态下的掺杂原子通过扩散化学反应迁移到暴露的晶圆表面，形成一层薄膜，在芯片应用中，热扩散也称为固态扩散，因为晶圆材料是固态的。扩散掺杂是一个化反应过程，由物理规律支配杂质的扩散运动。离子注入是一个物理过程，在离子源的一端，掺杂体原子被离子化（带有一定的电荷），被电场加到超高速，穿过晶圆表面，注入到晶圆表层中。 步骤6：成膜 即薄膜沉积。要形成多层的半导体结构，我们需要先制造器件叠层，即在晶圆表面交替堆叠多层薄金属（导电）膜和介电（绝缘）膜，之后再通过重复刻蚀工艺去除多余部分并形成三维结构。可用于沉积过程的技术包括化学气相沉积 (CVD)、原子层沉积 (ALD) 和物理气相沉积 (PVD)，采用这些技术的方法又可以分为干法和湿法沉积两种。 步骤7：金属互连 半导体的导电性处于导体与非导体（即绝缘体）之间，这种特性使我们能完全掌控电流。通过基于晶圆的光刻、刻蚀和沉积工艺可以构建出晶体管等元件，但还需要将它们连接起来才能实现电力与信号的发送与接收。互连工艺主要使用铝和铜这两种物质，铜互连和铝互连的区别在于多余的铜是通过金属CMP而非刻蚀去除的。  步骤8：CMP化学机械抛光 即通过化学腐蚀与机械研磨的协同配合作用，实现晶圆表面多余材料的高效去除与全局纳米级平坦化。由于目前集成电路元件普遍采用多层立体布线，集成电路制造的前道工艺环节需要进行多层循环。在此过程中，需要通过CMP工艺实现晶圆表面的平坦化。也就是说建造芯片这个高楼大厦，每搭建一层楼都需要让楼层足够平坦齐整，才能在其上方继续搭建另一层，否则楼面就会高低不平，影响整体性能和可靠性。而CMP就是能有效令集成电路的“楼层”达到纳米级全局平整的一种关键工艺技术。 步骤9：测试 WAT测试：在晶圆制造完成之后、送去封测厂之前对晶圆性能的测试，称之为WAT（Wafer Acceptance Test），即晶圆可接受度测试。WAT有问题的Wafer会直接报废。测试通过的晶圆会被送去封测厂，封测厂会对晶圆进行中测，即CP测试，旨在在封装之前找出残次品，缩减后续封测的成本。 至此，芯片制造对应晶圆厂的部分的工艺已经梳理完毕，此时此刻笔者键盘敲下迎来了2024年的回响。新的一年下一期会接着梳理下封测厂的工艺，报考半导体封装材料相关的内容。 |
