数字半导体测试入门连载【第 4 期】TTL/CMOS 高低
时间:2026-07-03 19:50来源:二十五画生学习中 7号站台 作者:ictest8_edit 点击:
次
开篇闲聊
做芯片 DC 测试时，VOH、VOL、VIL、VIH 是每天必测四项核心参数，很多新人只会照着程序跑，却不懂四个电压阈值的底层逻辑，遇到电平失效、高低温误判、串扰报错完全无从下手。本期结合量产 ATE 测试场景，讲清 TTL、CMOS 两套主流电平标准，拆解噪声容限（Noise Margin） 核心原理，搭配电平区间示意图，看懂规格书、排查 IO 电性失效一步到位。
一、四个关键电平参数定义
先统一行业标准术语，所有数字芯片规格书、ATE DC 测试项目全部围绕这四个指标：
1. VIL：输入低电平最大值 引脚电压≤VIL，芯片判定为逻辑 0；超过该值，存在识别错乱风险。
2. VIH：输入高电平最小
值引脚电压≥VIH，芯片判定为逻辑 1；低于该值，无法稳定识别高电平。
3. VOL：输出低电平最大值
芯片输出逻辑 0 时，引脚电压不能超过 VOL，超差代表输出驱动能力不足。
4. VOH：输出高电平最小值
芯片输出逻辑 1 时，引脚电压不能低于 VOH，跌落过多会导致后级采样错误。
电平区间示意简图
如下为驱动输出 + 接收输入完整电平分区图，中间灰色为禁止不确定区间，信号落在该区会出现逻辑误判：
endt
电平分区示意图
二、5V 供电 TTL 标准电平（传统 74LS 系列）
标准阈值
§ 输入：VIL≤0.8V，VIH≥2.0V
§ 输出：VOL≤0.4V，VOH≥2.4V
噪声容限计算
高电平噪声容限 NMH = VOH (min) - VIH (min) = 2.4 - 2.0 = 0.4V低电平噪声容限 NML = VIL (max) - VOL (max) = 0.8 - 0.4 = 0.4V
TTL 整体噪声余量仅 0.4V，抗干扰弱，产线容易因电源纹波、线缆串扰出现电平 FAIL。
三、CMOS 标准电平（现代芯片主流，5V 为例）
CMOS 为电压型器件，电平贴近电源 / 地，抗干扰能力远强于 TTL
标准阈值（VCC=5V）
· 输入：VIL≤1.5V（0.3VCC），VIH≥3.5V（0.7VCC）
· 输出：VOL≤0.1V，VOH≥4.9V
噪声容限计算
NMH = 4.9 - 3.5 = 1.4V
NML = 1.5 - 0.1 = 1.4V
CMOS 噪声余量达到 1.4V，是 TTL 的 3 倍多，高低温、电磁干扰环境下稳定性更强；3.3V/1.8V 低压 CMOS 遵循相同比例规则：VIL≤0.3VCC，VIH≥0.7VCC。
TTL 与 CMOS 电平对比示意图
四、噪声容限 Noise Margin 核心作用（ATE 测试重点）
1. 定义 前级芯片输出电平叠加干扰噪声后，仍能被后级正确识别的最大允许噪声幅度，Margin 越大，电路容错性越好。
2. ATE 测试意义 我们测 VOH/VOL、VIH/VIL，本质是验证芯片噪声余量是否达标：
· VOH 偏低 → 高电平噪声容限缩水，高速传输易误判 1 为 0
· VOL 偏高 → 低电平噪声容限不足，易误判 0 为 1
· 高低温下 VOH 跌落、VOL 抬升，是量产最常见 DC 失效项
1. 实战案例某 3.3V MCU 高温测试 VOH 跌到 2.2V，VIH 标准 2.31V，NMH 为负数，芯片大批量功能 FAIL，整改输出驱动电流后恢复正常。
五、TTL 与 CMOS 核心差异 & 测试注意事项
1. 供电范围TTL 固定 5V；CMOS 支持 1.2V~18V 宽电压，当下 AI、MCU、FPGA 全部采用 CMOS 工艺。
2. 输入特性TTL 悬空默认高电平；CMOS 输入阻抗极高，悬空会感应杂波，测试必须固定高低电平，禁止浮空。
3. 混合电路坑点TTL 输出驱动纯 CMOS 输入会电平不匹配，TTL 最高输出仅 2.4V，达不到 CMOS VIH=3.5V 要求，测试时需增加上拉电阻或选用兼容 TTL 的 HCT 系列器件。
六、ATE 量产测试实操要点
1. VOH/IOH 同步测试：输出高电平需拉额定灌电流，模拟真实负载，空载 VOH 无参考意义；
2. VOL/IOL 同步测试：输出低电平灌入电流，验证下拉驱动能力；
3. VIL/VIH 扫描测试：逐步扫描输入电压，记录芯片翻转阈值，判断器件一致性；
4. 高低温复测：低温 VOH 上升、高温 VOH 下降，高温是电平失效高发工况。
本期小结
1. 四大核心参数：VIL 输入低上限、VIH 输入高下限、VOL 输出低上限、VOH 输出高下限；
2. TTL 噪声容限仅 0.4V，CMOS 噪声余量更大、抗干扰更强，是现代芯片主流；
3. 噪声 Margin = min (NMH,NML)，是 DC 电平测试的核心判定依据；
4. ATE 测高低电平必须带对应负载电流，空载数据无法反映真实工况。
下期预告【第 5 期】晶圆 CP 探针测试 + 封装 FT 终测完整流程区分
��互动留言你在量产调试时，遇到过 VOH 高温跌落、VOL 超标导致功能失效的案例吗？评论区分享排查经验！
|
------分隔线----------------------------
