欢迎光临专业集成电路测试网~~欢迎加入IC测试QQ群:111938408

专业IC测试网

当前位置: 网站主页 > 相关技术 > 芯片制造 >

芯片测试中,抬高电压测试能够提高pass ratio是否

时间:2025-06-16 15:59来源:学芯屋 作者:ictest8_edit 点击:

 

芯片测试中抬高电压后能通过测试,本质上相当于放松了Spec(规格限制),这是一种宽容测试条件、提高“可通过性”的做法。

一、背景:为何芯片测试要设定Spec?

 
芯片的Spec(规格)是在设计与验证阶段,通过仿真 + 经验 + 工艺统计制定的,目的如下:
 
1. 保证芯片在实际工作条件下长期可靠运行
2. 覆盖客户所有可能的使用情境(温度、电压、电流、频率)
3. 约束设计/制造良率与性能边界

⚡ 二、电压对芯片电性行为的本质影响

 
当我们“抬高电压”时,比如从0.95 V → 1.05 V,会发生以下电性变化:
 
 
芯片特性
 
 
抬高电压后的变化
 
 
MOS驱动电流 ↑
 
 
更容易驱动负载
 
 
传播延迟(delay) ↓
 
 
更快充电/放电,逻辑路径加快
 
 
SRAM写入电压 margin ↑
 
 
比特线电位差变大,更易翻转
 
 
Setup/Hold 时序 margin ↑
 
 
整体电路快了,更容易满足时序
 
 
功耗 ↑
 
 
动态功耗 P 正比于V^2,但通常只是测试暂时性接受
 
 
三、抬高电压测试 → 实质上是“放松规范限制”
 
举个经典的例子:
 

原始Spec设定:

 
· VDD = 0.95 V(工作最低电压)
· 工作频率 = 600 MHz
· 延迟 ≤ 1.5 ns 才算pass

实际测试中:
 
· 在0.95 V下测得延迟为1.52 ns → Fail
· 抬高VDD到1.05 V,延迟缩短为1.45 ns → Pass

实质:

你已经不再是在真实的最低工作条件下验证芯片性能,而是人为调宽了条件 → 相当于“放松Spec”。
 
四、为什么不能以抬高电压后的测试结果评估良率?

原因有三:
 
 脱离规范的工作条件

用户拿到芯片时可能在 0.9 V ~ 1.0 V 之间使用,测试在 1.05 V 得到的Pass 并不等于用户使用场景下的稳定运行。

不符合标准良率定义

所谓的yield(良率)是指在目标spec下能pass的芯片比例。抬电压其实是在“人为造良率”,容易误导生产管理。

可能掩盖潜在隐患(软性缺陷)

如果芯片边缘性fail问题靠抬电压pass,实际出货后极易在用户端fail(如:温漂、低电压时fail、突然掉电恢复等问题)。

五、工程使用角度:抬电压是调试与分析手段,但非出货手段

 
 
 
用法
 
 
说明
 
 
排查fail是否为软性失效(soft fail)
 
 
如果抬电压能pass,说明芯片并未完全损坏,而是在临界边缘
 
 
协助做Bin分级
 
 
用电压梯度+频率+温度等方法做性能分bin
 
 
yield debug分析
 
 
用不同电压分析fail点分布,协助良率提升(如添加margin、筛选mask shift)
 
 
定目标工艺窗口
 
 
找出在哪个电压最容易fail,指导工艺修正/中心调整
 
 

⚠️ 六、但请注意:不能滥用

 
 
场景
 
 
风险
 
 
在CP中人为调高电压让芯片pass
 
 
✅ debug合理,❌ 出货风险大
 
 
报告良率时不说明电压已调高
 
 
容易误导yield评估
 
 
将边缘芯片当作良品出货
 
 
极大风险:客户系统测试或量产burn-in时fail率升高
 
 



 

✅ 七、小结一句话:

 
抬高电压测试是工程上“宽松测试”的一种方式,相当于人为放松Spec限制,它对debug有帮助,但不能作为芯片是否合格的正式评估标准。
 
顶一下
(0)
0%
踩一下
(0)
0%
------分隔线----------------------------
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
用户名: 验证码: 点击我更换图片