 在芯片的晶圆测试（CP测试，Wafer Sort）中，leakage（漏电流）和IDDQ（静态电源电流）都是衡量芯片电路健康状况的重要电流类测试指标，它们都可以用来发现某些制造缺陷，但它们的原理、测试方法和应用目的有所不同。下面是两者的详细对比：一、定义与测试原理1. Leakage（漏电流）· 定义：指芯片在非工作状态或关断状态下，某些节点之间存在的非理想电流，常见的是栅漏电（Gate Leakage）、PN结反偏漏电（Junction Leakage）等。 · 测试方式：通常通过在芯片的某些特定 IO、寄存器或电源网中加电，然后在未激活状态下测量电流大小。 · 关注电流路径：局部路径，如单个晶体管、单个器件或结构级别的漏电。 2. IDDQ（静态电源电流）· 定义：指在芯片处于特定静态逻辑状态（通常是所有 CMOS 门电路都应该处于关断状态）下，从电源（VDD）引脚测得的总静态电流。 · 测试方式：加载特定的静态测试向量后，通过电源管脚测量总电流。正常情况下 CMOS 电路几乎不消耗直流电流（理想为0），因此只要有短路、漏电或门电路损坏，就会导致 IDDQ 异常升高。 · 关注电流路径：全芯片范围的电流，包含所有上电模块的电源电流总和。 二、异同对比
三、实际应用策略· 在 较老制程（如 90nm、65nm）中，IDDQ 是非常有效的失效筛选方法（如短路、Gate-oxide punch-through）。 · 在 先进节点（如 40nm 以下），由于泄漏本身就增大（特别是 FinFET 中的 Subthreshold Leakage），IDDQ 测试窗口会变窄，信噪比降低，误判风险上升，因此更多依赖于 leakage 测试配合其他结构测试手段（如 DFT）。 · 一些设计中，IDDP（静态功耗电流）或分模块的 leakage 测试也被引入，以取代传统 IDDQ 测试。 四、总结· 共同目标： 漏电流与IDDQ测试都用于揭示芯片在静态状态下的电流行为，从而作 为判断器件质量和工艺稳定性的重要依据。 · 侧重点不同： o 漏电流关注的是器件内部由于物理效应而产生的细微电流，更多用于器件级或局部特性的研究和降低功耗的设计； o IDDQ测试则是基于漏电流总和的静态检测方法，主要用于全芯片级的良率判断和缺陷检测。 · 技术挑战： 随着现代CMOS技术向更低的电压和更小的尺寸发展，正常工作条件 下的漏电流增大，给IDDQ测试带来一定的局限性，这要求测试方法和 设计方案同时不断改进。 总的一句话： · Leakage 更关注电路中“哪里漏”； · IDDQ 更关注芯片整体是否“不该有电流但有”，用来抓“潜在失效”。 |
