 芯片铜线的“回流术”：先进Cu Seed Reflow如何把纳米沟槽填到没有气泡？01一颗芯片里，最拥挤的地方不是晶体管，而是“路” 在真正的集成电路IC（Integrated Circuit，集成电路）里，晶体管是“城市里的楼”, 楼与楼之间还要靠道路、立交桥和电网连接，这套系统就是后段互连BEOL（Back End of Line）。 当芯片进入深亚微米时代，信号不再只是被晶体管速度限制，金属线自身的电阻和相邻金属线之间的电容，会形成RC（Resistance-Capacitance，电阻-电容）延迟。 公开资料显示，铜Cu（Copper）替代铝Al（Aluminum）的核心原因，就是铜电阻率更低、抗电迁移能力更强；IBM在1997年宣布铜互连技术时，也把它视为芯片性能和可靠性的重要突破。 但铜线越做越细，问题也越尖锐：沟槽越来越窄、通孔越来越深、侧壁越来越陡，铜要像灌水一样填进去，却不能留下纳米级气泡。 一个看不见的小空洞，可能让局部电阻升高、发热加剧，最终演变成可靠性风险。 作者分享了几篇相关资料，感兴趣的小伙伴可以在公众号【芯域前沿】对话框输入：395，获取资料研读。  铜互连显微结构照片，图源：Wikimedia Commons，作者Dave Kopp，Public Domain 02为什么铜不能像铝一样“刻出来”？ 铝互连时代，思路相对直接：先沉积金属膜，再通过刻蚀把不要的部分去掉。 铜却不太适合走这条路，因为铜的等离子体刻蚀和挥发性副产物控制更困难。 因此，现代铜互连普遍采用大马士革Damascene（镶嵌工艺）路线：先在低介电常数材料low-k（Low Dielectric Constant）里刻出沟槽和通孔，再把铜填进去，最后用化学机械平坦化CMP把表面多余铜去掉。 一个典型铜互连流程，可以简化为四步： 介质刻蚀形成沟槽，沉积扩散阻挡层，沉积铜种子层，再用电化学沉积ECD（Electrochemical Deposition，电化学沉积）把铜填满。 Semiconductor Engineering对现代互补金属氧化物半导体CMOS节点铜镶嵌工艺的描述，也把Ta/TaN（Tantalum/Tantalum Nitride，钽/氮化钽）阻挡层、Cu seed（铜种子层）和ECD填充列为关键步骤。 这里有个关键细节：铜会向介质中扩散，污染绝缘层，所以必须先有阻挡层； 但阻挡层本身又不适合直接电镀铜，所以还要在阻挡层上覆盖一层很薄的导电Cu seed。 Lam Research回顾铜互连产业化时也提到，铜扩散阻挡、种子层、电镀和CMP，是铜互连成功落地必须解决的组合难题。(Lam Research Newsroom)  Trench First双大马士革流程示意图，图源：Wikimedia Commons，作者Cepheiden，CC BY-SA/GFDL 03Cu seed：只有几纳米，却决定铜能不能“长出来” Cu seed看起来只是“铺底”的一层薄铜，实际作用却非常大。 电镀不是凭空长铜，电流必须通过连续导电路径传到每个沟槽和通孔底部；如果seed层在侧壁断开，后续ECD就可能出现局部不镀、夹缝、空洞或接缝。 传统Cu seed常用物理气相沉积PVD（Physical Vapor Deposition，物理气相沉积），也就是俗称的溅射。 PVD的优势是成熟、洁净、产业基础深，但它有天然方向性：铜原子更容易落在开口和场区，深孔侧壁和底部覆盖就会变差。 随着关键尺寸CD（Critical Dimension，关键尺寸）减小、深宽比AR（Aspect Ratio，深宽比）升高，PVD seed越来越容易“上厚下薄”，甚至在入口附近形成遮蔽。 更麻烦的是，电镀液通常含硫酸体系，seed表面的天然氧化物溶解、铜被腐蚀，都可能带来seed损伤。 相关研究指出，Cu seed在硫酸基电镀液中浸泡会因天然氧化铜溶解和铜腐蚀而受损，进而影响后续电沉积质量。 所以，先进Cu seed工艺的目标不是简单“沉积一层铜”，而是在纳米沟槽里做出连续、可电镀、少缺陷、可承受后续化学环境的铜起点。  溅射沉积原理图，图源：Wikimedia Commons，作者Vítězslav Lamač，CC BY-SA 4.0 04Cu Seed Reflow：让铜重新分布 先进Cu seed reflow可以理解为给铜种子层做一次“纳米级整形”。 它不是把整片铜熔成液体，而是在受控温度、真空或特定气氛中，让铜原子通过表面扩散、界面扩散、晶界扩散等方式重新迁移。 通俗说，就是让原本堆在开口和场区的铜，更多流向沟槽底部、通孔底部和侧壁薄弱区域。 它的驱动力来自表面能、曲率差、毛细效应和材料润湿性。 沟槽越窄，几何约束越强，局部能量差越明显；如果seed连续性、阻挡/衬垫层表面状态、温度和时间窗口配合得好，铜就有机会在ECD之前先完成一部分“预填充”。 IBM Research 2013年的论文摘要显示，PVD Cu reflow seed被用于纳米级Cu/low-k双大马士革互连，在电镀前可对小尺寸结构进行部分铜填充； 该研究还指出，合适的seed覆盖与合适的reflow温度都是获得理想reflow性能的必要条件。 换句话说，Cu seed reflow真正解决的是“电镀前的初始条件”。 如果把ECD比作盖楼，seed reflow就是先把地基坑边补平、把断裂的钢筋接上，让后面的大规模填铜更容易无缝完成。  电镀超填充superfill示意图，图源：Wikimedia Commons，源自Jhothiraman & Balachandran 2019，CC BY-SA 4.0 05工艺窗口：温度、偏压、liner Cu seed reflow听起来优雅，真正做起来却像走钢丝。 第一个旋钮是PVD偏压。 偏压会影响铜离子轰击、再溅射和沟槽内覆盖分布。 IBM 2013年的研究指出，Cu PVD偏压条件会主导结构内seed覆盖；中等偏压有助于优化底部和侧壁覆盖，同时限制场区覆盖，从而改善后续铜填充表现。 该研究还报告，与传统seed相比，Cu reflow seed带来了超过60%的via-chain良率提升，并且通过多次reflow seed实现更完整填充后，铜线空洞更少、杂质更少、线间漏电更低。 第二个旋钮是温度和时间。 温度太低，铜原子迁移不足；温度太高，又可能引发铜团聚、介质损伤、热预算超标或其他集成风险。 早期专利公开资料曾讨论过通过控制reflow前未填充毛细空间比例、利用表面张力和毛细作用来降低空洞风险，并给出约300°C至600°C、优选约300°C至450°C的温度范围。 但专利条件不等于所有产线条件，实际工艺必须结合材料体系和热预算重新开发。 第三个旋钮是liner（衬垫层）。 在阻挡层和Cu seed之间加入Ru（Ruthenium，钌）、Co（Cobalt，钴）等liner，可以改善铜的润湿、黏附和扩散行为。 IBM 2024年关于Ru liner的论文摘要显示，采用CVD（Chemical Vapor Deposition，化学气相沉积）Ru liner的PVD Cu reflow工艺被用于10 nm generation及以后互连研究； Ru liner相较Ta liner表现出更好的Cu reflow性能，并可抑制reflow过程中的铜团聚，reflow温度和Ru厚度连续性被认为是关键参数。 另一篇公开论文则研究了Co liner上的Cu–Mn seed reflow。 其实验中，Cu–Mn seed采用60 MHz VHF-DC（Very High Frequency-Direct Current，甚高频-直流）叠加溅射沉积，并在300°C真空条件下进行30秒、60秒、120秒、300秒reflow，用于评估20 nm及以下图形的覆盖和填充；论文结论指出，合适厚度和表面粗糙度的CVD Co liner有助于改善reflow效率，并在特定实验条件下支持无空洞填充。  图源：Japanese Journal of Applied Physics，Enhancing Cu interconnect reflow in back-end-of-line metal wiring withultrathin Co liners 06它解决什么，又解决不了什么？ Cu seed reflow最擅长解决三类问题。第一，改善seed连续性。原来侧壁或底部薄的地方，通过热驱动迁移获得更多铜覆盖，为后续ECD提供更稳定的导电路径。第二，降低空洞风险。传统ECD在极小结构中可能出现入口夹断、侧壁空洞、线顶空洞等问题；reflow seed通过预填充和改善几何形貌，能让后续bottom-up填充更顺畅。相关专利资料也指出，常规ECD在小特征中可能产生空洞，特别是在小于30 nm的开口结构中，这类缺陷会增加互连电阻并损害可靠性。第三，提升可靠性。空洞少、杂质少、铜填充质量高，通常有利于降低局部电流拥挤和电迁移EM（Electromigration）风险。IBM 2024年的Ru liner研究摘要也提到，优化Cu reflow工艺因更好的铜填充质量而表现出EM性能增强。但它不是万能的。先进互连正在面对更复杂的材料边界：阻挡层越来越薄，low-k介质更脆，金属线尺寸接近电子平均自由程，铜的尺寸效应越来越明显。近期关于先进互连替代金属的综述和预印本也持续讨论，当尺寸继续缩小时，传统Cu dual damascene路线会遭遇更严峻挑战，Ru、Co、Mo等替代或混合互连方案仍在探索中。因此，Cu seed reflow的定位更像是“延长铜互连生命力的高阶工艺工具”：它不能让铜永远无敌，但能在先进节点继续压榨Cu互连的填充能力、缺陷控制能力和可靠性边界。  图源：《Copper Metal for Semiconductor Interconnects》 07结语 如果说先进芯片是一座纳米城市，晶体管是高楼，铜互连是道路，那么Cu seed就是道路施工前的第一层沥青。 Cu seed reflow，就是在正式铺满道路之前，先让这层沥青在最难到达的拐角、深孔和窄沟里重新流平。 它的核心不是“多镀一点铜”，而是用PVD、偏压、热处理、liner材料和表面扩散，把铜填充从“碰运气”变成“可设计”。 在先进互连里，真正的难题常常不是把材料放上去，而是让材料在纳米尺度上出现在正确的位置、以正确的形态存在，并在多年通电后依然可靠。 这就是Cu seed reflow的价值： · 它站在晶圆上看不见，却可能决定一条铜线有没有空洞； · 它不是发布会上最耀眼的技术名词，却是先进制造里把良率、可靠性和尺寸继续往前推的一枚关键齿轮。 |
