 WAT参数全解：晶圆厂如何用几百项电性数据判断工艺是否稳定半导体制造里，有一个测试环节是晶圆厂判断工艺是否稳定的重要依据：WAT（Wafer Acceptance Test，晶圆允收测试）。 很多人熟悉 CP（Circuit Probing，晶圆针测）和 FT（Final Test，成品测试）：前者看单颗裸芯片能不能工作，后者看封装后的产品能不能满足规格。 但 WAT看的不是某颗芯片的功能是否正常，而是制造过程本身有没有跑偏。 更准确地说，WAT通常也被称为 PCM（Process Control Monitor，过程控制监测）或 E-test（Electrical Test，电性测试）。 它通过晶圆切割道、测试键或专门的测试结构，采集 MOSFET、电阻、接触孔、通孔、金属互连、电容、二极管、隔离结构、介质层等一系列电性参数。先进量产线上，一个产品一次 WAT 可能不是几十个参数，而是数百个参数。公开论文中，一个 300mm 晶圆生产线案例的某产品 WAT 参数就达到 432 个。那这篇文章就带大家一起看一下：WAT到底收什么参数？为什么要收？这些参数分别在制造过程中代表什么？  Wafer prober，图源：Wikimedia Commons 01WAT：制造过程的电性验收 WAT一般发生在晶圆制造完成之后、切割封装之前。它使用探针台、探针卡和参数分析仪，对晶圆上的测试结构施加电压或电流，再读取电流、电压、电阻、电容、击穿电压、漏电流等数据。这里要先区分三个概念： · CP关心的是“这颗 Die（裸芯片）能不能按设计功能工作”。 · FT关心的是“封装后的芯片在系统规格下能不能通过测试”。 · WAT则关心的是“这批晶圆的工艺参数是否在受控范围内”。 例如，一颗芯片 CP失败，原因可能是设计、随机缺陷、局部颗粒、金属短路、光刻异常，也可能是工艺整体漂移。WAT不会替代 CP，但它能提供更靠近制造源头的证据。WAT数据通常以 Lot（批次）、Wafer（晶圆）、Site（测试点）、Test Key（测试键）、Parameter（参数）为单位组织。一批晶圆常见为 25 片，每片晶圆上会选取多个测试点，测试点可能分布在中心、边缘、不同象限或特定工艺敏感区域。最终得到的不只是一个数，而是一张能反映片内、片间和批间波动的电性地图。WAT常见数据字段包括： · Lot ID（批次编号） · Wafer ID（晶圆编号） · Site ID（测试点编号） · X/Y Coordinate（晶圆坐标） · Test Key ID（测试键编号） · DUT（Device Under Test，被测器件）类型 · Test Program Revision（测试程序版本） · Tester ID（测试机台编号） · Probe Card ID（探针卡编号） · Temperature（测试温度） · Bias Condition（偏置条件） · Parameter Name（参数名） · Measured Value（实测值） · Unit（单位） · Lower Spec Limit（规格下限） · Upper Spec Limit（规格上限） · Pass/Fail（通过/失败） · Retest Flag（复测标记） · Timestamp（测试时间） 这些字段看似“工程后台数据”，但对良率工程非常关键。因为同一个电性异常，如果只看单颗芯片，可能只是局部缺陷；如果在多个 Site（测试点）、多片晶圆、多个批次中出现一致偏移，就很可能是工艺模块漂移。  Wafermap showing fully and partially patterned dies，图源：Wikimedia Commons 02WAT参数从哪里来：测试键、切割道与参数测试结构 WAT不是随便在芯片电路上扎几针，它主要依赖测试结构。常见测试结构包括： · Test Key（测试键）：放在切割道或测试区域里的专用结构，用于监控制程。 · TEG（Test Element Group，测试元件组）：由多个测试器件组成，覆盖晶体管、电阻、电容、互连、接触、隔离等项目。 · PCM（Process Control Monitor，过程控制监测）结构：用于长期统计过程稳定性。 · Kerf Structure（切割道结构）：位于 Die（裸芯片）之间的划片道，封装前会被切掉，但在晶圆阶段可用于测试。 · WLR（Wafer Level Reliability，晶圆级可靠性）结构：用于在晶圆级进行击穿、漏电、应力寿命等可靠性相关评估。 这些结构的价值在于“可测、可重复、可对比”。比如接触电阻不能只靠产品电路间接推断，通常会设计 Kelvin（开尔文）结构或 TLM（Transfer Length Method，传输线法）结构来直接提取。金属线是否容易开路，可能用 Serpentine（蛇形线）结构来放大问题；金属线是否容易短路，可能用 Comb（梳状）结构来放大漏电或短路风险。WAT真正强大的地方，就在于它把复杂制造过程拆成了一个个可量化的电性窗口：前道器件、阱区、扩散区、栅氧、硅化物、接触孔、通孔、金属层、介质层，每一个模块都能留下自己的电性指纹。  Information about WAT parameters，图源：基于混合式特征选择模型的晶圆允收测试关键参数识别方法[J/OL]. 中国机械工程，2020 03MOSFET参数：WAT里最核心的一类数据 在 CMOS工艺中，MOSFET参数是 WAT的核心。 阈值电压相关参数Vt/Vth（Threshold Voltage，阈值电压）表示晶体管从关闭走向开启所需的栅压。Vt偏高，晶体管可能变慢；Vt偏低，漏电可能上升。WAT中常见的相关项目包括： · Vtlin（Linear Threshold Voltage，线性区阈值电压） · Vtsat（Saturation Threshold Voltage，饱和区阈值电压） · Vti（Constant Current Threshold Voltage，恒流法阈值电压） · VTFM1（部分WAT系统中记录的场效应管开启电压项目） · VTFPO（部分WAT系统中记录的场效应管开启电压项目） · VT Roll-off（阈值电压随沟道长度缩短的滚降） · Body Effect Coefficient（体效应系数） 驱动能力参数 · Idlin（Linear Drain Current，线性区漏极电流） · Idsat（Saturation Drain Current，饱和漏极电流） · Ion（On-State Current，导通电流） · gm（Transconductance，跨导） · gmmax（Maximum Transconductance，最大跨导） · Rds_on（Drain-Source On Resistance，漏源导通电阻） · Rout（Output Resistance，输出电阻） · gds（Output Conductance，输出电导） 这些参数决定晶体管开得快不快、驱动能力够不够。对数字芯片来说，它们影响速度和功耗；对模拟芯片来说，它们影响增益、线性度和匹配。 漏电与关断参数 · Ioff（Off-State Leakage Current，关断漏电流） · Idoff（Drain Off Leakage Current，漏极关断漏电） · Ig（Gate Leakage Current，栅极漏电流） · Igs（Gate-Source Leakage Current，栅源漏电流） · Igd（Gate-Drain Leakage Current，栅漏漏电流） · Igb（Gate-Bulk Leakage Current，栅体漏电流） · Isub（Substrate Current，衬底电流） · GIDL（Gate-Induced Drain Leakage，栅诱导漏极泄漏） · Junction Leakage（结漏电） 漏电参数尤其适合监控栅氧质量、结区质量、短沟道效应和隔离问题。比如 Ioff异常偏高，可能来自阈值偏移、沟道控制变差、结漏电增加，也可能来自局部缺陷。 短沟道与击穿参数 · DIBL（Drain-Induced Barrier Lowering，漏致势垒降低） · SS（Subthreshold Swing，亚阈值摆幅） · BVDS（Drain-Source Breakdown Voltage，漏源击穿电压） · BVDG（Drain-Gate Breakdown Voltage，漏栅击穿电压） · BVGS（Gate-Source Breakdown Voltage，栅源击穿电压） · Punch-through Voltage（穿通电压） DIBL和 SS能反映沟道控制能力。BVDS则与结区、漏端电场、掺杂轮廓和器件可靠性有关。 尺寸与模型提取参数 · Leff（Effective Channel Length，有效沟道长度） · Weff（Effective Channel Width，有效沟道宽度） · ΔL（Channel Length Bias，沟道长度偏差） · ΔW（Channel Width Bias，沟道宽度偏差） · Mobility（迁移率） · KP/Beta（晶体管增益因子） · Channel Length Modulation（沟道长度调制系数） · Mismatch ΔVt（阈值失配） · Mismatch ΔIdsat（饱和电流失配） 这些参数不一定全部出现在每一家晶圆厂的标准 WAT 报告里，但在工艺开发、模型建库和良率分析中非常常见。对于先进工艺来说，器件模型是否准确，往往离不开这些参数的长期积累。  Cross section of a CMOS inverter，图源：Wikimedia Commons 04电阻、接触孔、通孔与金属互连：WAT最容易暴露“制造细节”的地方 如果说 MOSFET 参数体现的是“器件是否正常”，那么电阻、接触孔、通孔和金属互连参数体现的就是“连接是否可靠”。 典型电阻类参数 · RS/Rsheet（Sheet Resistance，片电阻） · Rpoly（Polysilicon Resistance，多晶硅电阻） · Rdiff（Diffusion Resistance，扩散区电阻） · Rwell（Well Resistance，阱电阻） · Rsilicide（Silicide Sheet Resistance，硅化物片电阻） · Rmetal（Metal Line Resistance，金属线电阻） · Rline（Line Resistance，线电阻） · Rserpentine（Serpentine Resistance，蛇形线电阻） 片电阻是 WAT里的基础参数。它能反映薄膜厚度、掺杂浓度、退火效果、硅化物形成质量和金属沉积状态。四点探针法常用于片电阻测量，因为它能降低探针接触电阻和引线电阻对结果的影响。 接触与通孔类参数 · Rc（Contact Resistance，接触电阻） · Rvia（Via Resistance，通孔电阻） · Rplug（Plug Resistance，插塞电阻） · Contact Chain Resistance（接触链电阻） · Via Chain Resistance（通孔链电阻） · Kelvin Contact Resistance（开尔文接触电阻） · CBKR（Cross-Bridge Kelvin Resistor，交叉桥开尔文电阻） · TLM（Transfer Length Method，传输线法）提取的接触电阻 · RCFV（公开WAT案例中记录的连接电阻相关参数项） 接触孔和通孔的测试非常关键。一个接触孔的电阻略有偏高，在单个器件里不一定马上暴露；但如果用几百、几千个接触孔串成接触链，任何一个开路或高阻都会被放大。工程上正是利用这种放大效应，提前发现刻蚀、清洗、阻挡层、填充、退火等环节的问题。 金属互连完整性参数 · Metal Continuity（金属连续性） · Poly Continuity（多晶硅连续性） · CONTI（公开WAT案例中记录的聚金属连续性电阻值） · Open Test（开路测试） · Short Test（短路测试） · Comb Leakage（梳状结构漏电） · Serpentine Open（蛇形线开路） · Bridge Resistance（桥接电阻） · Line-to-Line Leakage（线间漏电） · Metal-to-Metal Leakage（金属间漏电） · ILD Leakage（Interlayer Dielectric Leakage，层间介质漏电） · IMD Leakage（Inter-Metal Dielectric Leakage，金属间介质漏电） Comb结构和 Serpentine结构是互连监控中非常经典的测试结构。Comb结构常用于放大相邻金属线之间的漏电和短路风险；Serpentine结构常用于放大细长金属线的开路、高阻和台阶覆盖问题。这些参数往往和 BEOL工艺强相关。金属线宽、介质刻蚀残留、阻挡层完整性、铜填充空洞、CMP后的厚度不均，都可能在这些数据里体现出来。  CMOS structure图源：Wikimedia Commons，CC0 05二极管、电容、栅氧与隔离：WAT如何发现漏电、击穿和介质问题 除了晶体管和互连，WAT还会大量收集二极管、电容、介质和隔离相关参数。这些参数常常直接指向漏电、击穿、污染和可靠性风险。 二极管与结区参数 · Vf（Forward Voltage，正向压降） · Von（Turn-on Voltage，开启电压） · Ir/Irev（Reverse Leakage Current，反向漏电流） · JLEA（公开WAT案例中记录的结型二极管连接处漏电流） · BVJ（Junction Breakdown Voltage，结击穿电压） · BVR（Reverse Breakdown Voltage，反向击穿电压） · Cj（Junction Capacitance，结电容） · Cjsw（Sidewall Junction Capacitance，侧壁结电容） · Rs（Series Resistance，串联电阻） · Ideality Factor（理想因子） 结漏电异常，可能来自掺杂轮廓、结深、离子注入损伤、退火不足、边缘电场集中、金属污染或颗粒缺陷。反向击穿电压异常，则可能说明结区电场分布或隔离结构出现偏移。 电容相关参数 · Cox（Oxide Capacitance，氧化层电容） · Cacc（Accumulation Capacitance，累积区电容） · Cdep（Depletion Capacitance，耗尽区电容） · Cmin（Minimum Capacitance，最小电容） · Cj（Junction Capacitance，结电容） · CJ（公开WAT案例中记录的结型二极管连接电容） · TXA（公开WAT案例中记录的累积模式下电容器容量参数项） · MIM Capacitance Density（Metal-Insulator-Metal Capacitance Density，金属-绝缘体-金属电容密度） · MOM Capacitance（Metal-Oxide-Metal Capacitance，金属-氧化物-金属电容） · Capacitor Matching（电容匹配） MOSC（MOS Capacitor，金属氧化物半导体电容）结构的 C-V（Capacitance-Voltage，电容-电压）曲线可以用于提取氧化层厚度、硅衬底掺杂浓度、平带电压和界面状态相关信息。对于模拟、射频和存储器工艺，电容密度、线性度、漏电和匹配都是关键指标。 栅氧与介质可靠性参数 · Ig（Gate Leakage Current，栅极漏电流） · Jg（Gate Leakage Density，栅漏电流密度） · GLK（公开WAT案例中记录的电容器漏电流） · GOI（Gate Oxide Integrity，栅氧完整性） · Vbd/Vbreakdown（Breakdown Voltage，击穿电压） · Qbd（Charge to Breakdown，击穿电荷量） · TDDB（Time-Dependent Dielectric Breakdown，经时介质击穿） · SILC（Stress-Induced Leakage Current，应力诱导漏电） · Vfb（Flat-band Voltage，平带电压） · Dit（Interface Trap Density，界面陷阱密度） · EOT（Equivalent Oxide Thickness，等效氧化层厚度） · Tox（Oxide Thickness，氧化层厚度） 在量产 WAT中，并不是每片晶圆都会做完整可靠性寿命测试，但晶圆级可靠性监控会使用专门结构进行加速应力测试。栅氧漏电、介质击穿和应力诱导漏电，都是发现薄介质异常的重要信号。 隔离相关参数 · STI Leakage（Shallow Trench Isolation Leakage，浅沟槽隔离漏电） · Well-to-Well Leakage（阱间漏电） · Nwell Resistance（N阱电阻） · Pwell Resistance（P阱电阻） · Field Oxide Leakage（场氧漏电） · Active-to-Active Leakage（有源区间漏电） · SPAFI（公开WAT案例中记录的电流模式下绝缘性参数项） STI异常可能导致器件之间串扰或漏电上升。对高压、模拟和功率器件而言，隔离参数甚至比单个晶体管的导通能力更敏感。  Capacitors图源：Wikimedia Commons，作者 Eric Schrader，许可 CC BY-SA 2.0 06一张WAT参数全景表：工程上到底可能收多少类参数？ 下面这张表，把 WAT中常见参数按功能归类。不同晶圆厂、不同节点、不同产品的参数名称会有差异，但参数家族大体相通。
公开文献中的一个 300mm 晶圆量产案例显示，某产品 WAT参数共 432 个，包含 BVDS（Drain-Source Breakdown Voltage，漏源击穿电压）、Ioff（Off-State Leakage Current，关断漏电流）、RCFV（连接电阻相关参数）、SPAFI（绝缘性相关参数）、Idsat（Saturation Drain Current，饱和漏极电流）、VBG（MOSFET电容器相关参数）、RSFV（表面电阻相关参数）、JLEA（结型二极管连接处漏电流）、TXA（累积模式下电容器容量参数）、CJ（结电容）、CONTI（聚金属连续性电阻值）、GLK（电容器漏电流）、Isub（Substrate Current，衬底电流）等项目。这也说明一个现实：WAT不是一两项“抽检”，而是一套覆盖器件、互连、介质、隔离和统计判定的系统化数据资产。  Four-point probe resistivity test circuit，图源：Tektronix 07WAT数据怎么用 WAT最基础的用途，是判断一片晶圆、一批晶圆是否满足电性规格。但在真正的制造现场，WAT更重要的价值是过程监控。常见分析维度包括： · WIW（Within-Wafer，片内）均匀性 · WTW（Wafer-to-Wafer，片间）波动 · LTL（Lot-to-Lot，批间）波动 · Center-to-Edge（中心到边缘）趋势 · Site-to-Site（测试点间）差异 · Tool-to-Tool（机台间）差异 · Chamber-to-Chamber（腔体间）差异 · Recipe-to-Recipe（工艺菜单间）差异 · SPC（Statistical Process Control，统计过程控制）报警 · Cp/Cpk（Process Capability Index，过程能力指数） · Correlation to CP Yield（与晶圆针测良率的相关性） · Correlation to Defect Map（与缺陷图的相关性） · Outlier Wafer Detection（离群晶圆识别） · Golden Wafer Comparison（黄金晶圆对比） 举个典型场景：如果某批晶圆的 Idsat（Saturation Drain Current，饱和漏极电流）整体偏低，同时 Rmetal（Metal Line Resistance，金属线电阻）正常、Rc（Contact Resistance，接触电阻）正常，而 Vt（Threshold Voltage，阈值电压）偏高，工程师会更倾向于从前道器件工艺、阈值调节注入、栅氧或退火条件去排查。如果某批晶圆的晶体管参数正常，但 Contact Chain Resistance（接触链电阻）和 Via Chain Resistance（通孔链电阻）异常偏高，问题就更可能出在接触孔、通孔、金属填充或清洗环节。如果某片晶圆中心正常、边缘异常，且多个参数呈现同样的径向分布，就要关注薄膜沉积、刻蚀均匀性、CMP均匀性或热处理边缘效应。也就是说，WAT数据不是简单的“通过/失败”。真正有价值的是参数之间的组合关系、空间分布、时间趋势和工艺模块映射。  The contact chain，图源：ECE Illinois 08WAT参数越来越多：先进工艺需要更高维度的过程感知 随着工艺节点推进，WAT的参数数量越来越多，原因很直接：制造过程越来越复杂，单一参数已经不足以描述工艺状态。在成熟工艺中，片电阻、阈值电压、接触电阻、漏电和击穿电压已经能覆盖很多风险。但在更先进或更复杂的工艺中，工程师还需要更细分的结构与参数。例如： · 多种沟道长度和沟道宽度的 NMOS与 PMOS · 多种阈值器件，例如 LVT（Low Threshold Voltage，低阈值电压）、SVT（Standard Threshold Voltage，标准阈值电压）、HVT（High Threshold Voltage，高阈值电压） · 多层金属互连的线电阻、线间漏电、通孔电阻和通孔链 · 不同电压域器件的击穿、漏电和可靠性参数 · 模拟电容、电阻、匹配结构和噪声敏感结构 · SRAM（Static Random Access Memory，静态随机存取存储器）或环形振荡器等电路级监控结构 · WLR（Wafer Level Reliability，晶圆级可靠性）相关应力测试参数 参数越多，并不意味着越好。真实工程中还要面对高维数据冗余问题。很多参数之间高度相关，部分参数对良率预测贡献有限。公开研究中已经有工作使用特征选择方法，从数百个 WAT 参数中识别与良率更相关的关键参数。对晶圆厂和设计公司来说，重要的不只是“收集更多数据”，而是从 WAT 数据中找到真正解释良率波动、工艺漂移和可靠性风险的关键变量。  The TCM Rs，图源：ECE Illinois 09结语：WAT是一张晶圆制造过程的电性剖面图 如果只用一句话概括 WAT，它不止是芯片最终功能测试，还是晶圆制造过程的电性验收与过程监控。它会收集的参数，远远不止“阈值电压”和“漏电流”这几项。完整来看，WAT参数覆盖 MOSFET、二极管、电容、片电阻、接触孔、通孔、金属互连、介质层、隔离结构、连续性、开短路、击穿、可靠性和统计分布等多个层面。 · 对晶圆厂而言，WAT是过程控制工具。 · 对芯片设计公司而言，WAT是理解制造波动的重要入口。 · 对良率工程师而言，WAT是连接工艺、缺陷、CP良率和可靠性风险的关键数据桥梁。 一片晶圆最终能不能变成高良率产品，答案不会只藏在最后的功能测试里。很多线索，早在 WAT 参数表里就已经出现了。 |
