 "为确保实际制造出的芯片与设计功能一致，芯片正式流片前，Design 团队必须向代工厂“签字画押”:“只要工艺在以下边界内，我设计的芯片一定工作.” 这张“保证书”就是Sign-Off Corner. Sign-Off Corner 将晶圆制造，电压，温度，互连线，片上波动等所有不确定性打包成一套“极端环境”，以尽力确保实际制造出来的芯片与设计仿真结果一致。进而减少芯片迭代，提升ROI。"作为ATE 测试工程师，在NPI 的CQS 阶段(Pre Release to Mass Production)我们需要对Corner Wafer 进行character 测试，以确保大批量量产时良率稳定。(良率不随Fab 制造的工艺参数变化而变化)。 Summary IC Sign off Corner 相关知识点如下：  Sign-off Corner 的“四大家族”公式一句话记住：Sign-off Corner = Process Corner + VT Corner + RC Corner + OCV 1. Process Corner（晶体管“快慢”角）来源：晶圆之间、批次之间掺杂、氧化层厚度、沟道长度等全局偏差。 五兄弟： – TT：典型 NMOS + 典型 PMOS（Nominal） – SS：慢 NMOS + 慢 PMOS（最慢） – FF：快 NMOS + 快 PMOS（最快） – SF / FS：一慢一快，称“skew”角，用于发现奇怪路径。 对芯片影响： Reference：idc-online.com 高温下 SS corner 延时增（迁移率降 T^{-3/2}），可能增 20%+； 低温下（<-50°C），延时增因阈值效应。 电压：高压 FF 减延时（饱和电流增），但增动态功耗 (P=CV^2f)。 延时/功耗：FF 减延时，提升 AI 计算速度；SS增延时，但降低功耗。整体：影响时序裕度，忽略导致性能不稳。 2. VT Corner（电压-温度角） V 角：代工厂给出电压窗口，例如 0.72 V ~ 0.88 V。 – 高压：晶体管快，setup 容易过，hold 难过； – 低压：晶体管慢，setup 难过，hold 容易过。 T 角：-40 °C ~ 125 °C。 – 低温： mobility ↑，速度 ↑； – 高温： leakage ↑，速度 ↓。 对芯片影响：Reference：chu.berkeley.edu 高温减Vth（每°C降~1mV）,减延时但增漏电功耗（静态P = V I_off 增）；低温增Vth,增延时。 电压：低压下HVT增延时（开关慢）；高压下LVT增功耗。 延时/功耗：LVT 减延时15%（高速 AI 核心）,但静态功耗增；HVT 节能但延时紧。体效应加剧电压变异影响。 3. RC Corner（互联线“走线”角）
对芯片影响：Reference：idc-online.com 高温减 Vt（每°C 降 ~1mV），减延时但增漏电功耗（静态 P = V I_off 增); 低温增 Vt, 增延时。 低压下 HVT 增延时（开关慢); 高压 LVT 增功耗。 延时/功耗： LVT 减延时 15%（高速 AI 核心），但静态功耗增； HVT 节能但延时紧。体效应加剧电压变异影响。 4. OCV（On-Chip Variation，片上波动） 同样一颗芯片，左上角和右下角的晶体管不可能一模一样，OCV用“deate”系数把这部分局部偏差量化： 路径级：数据路径变慢 × derate，时钟路径变快 × derate，形成最悲观差值。 先进模式：POCV（Parametric OCV）用统计学 σ 值，3 σ 可覆盖 99.7 % 芯片。 对芯片影响：Reference：Synopsys.com 局部热点（高温）增延时不确定性；低温加剧随机变异。 电压：IR掉落导致局部电压变，增 OCV 影响（如延时 ±10%）。 延时/功耗：Derate 增时序裕度（setup 延时 +%，hold -%），减过设计但若过度，可能增功耗。高级 OCV 改善 slack 32%，提升性能。 |
