欢迎光临专业集成电路测试网~~欢迎加入IC测试QQ群:111938408

专业IC测试网

当前位置: 网站主页 > 测试工程 >

动态电压应力测试(Dynamic Voltage Stress Test, DVST)

时间:2025-09-17 18:07来源:MCU内外 作者:ictest8_edit 点击:

 

一、 DVS介绍

MCU在CP或FT上进行DVS测试可以提前预知工艺缺陷问题。简单理解,就是在CP或者FT测试中提高电压stress,并持续较短测试时间来筛出早夭样品。
传统的静态电压应力(如固定高电压Burn-In)主要加速经时介质击穿 (TDDB) 等与恒定电场相关的失效机制。而DVST通过引入电压变化,额外引入了两个维度的加速因子:

动态电场应力:电压的快速变化(dV/dt)意味着电场的快速变化,这会对栅氧层产生瞬态的高电场应力,加速其退化。

动态电流应力:根据 I = C * dV/dt,电压的快速变化会在电路的电容节点上产生巨大的瞬态电流。这极大地加速了与电流相关的失效机制,如电迁移 (EM) 和热载流子注入 (HCI)

因此,DVST能更全面、更真实地模拟芯片在实际应用中所承受的应力(如电源模块的开关噪声、负载突降、工作模式切换导致的电压波动),从而暴露更多样化的潜在缺陷。

一次完整的DVST方案需要定义以下几个关键参数:
参数 描述 示例值
电压范围 应力电压的上下限。通常以额定电压为基准。 V_{min}=0.8*V, V_{max} = 1.5*V 
波形 电压变化的形状。 方波(最常用)、三角波、正弦波
频率 电压变化的速率。 1 kHz, 10 kHz, 100 kHz
占空比 对于方波,高电压维持时间与周期的比例。 50%
温度 施加应力时的环境温度。通常结合高温以协同加速。 125°C, 150°C
测试矢量 芯片内部运行的测试代码或模式。 扫描链测试模式、内存读写模式、功能代码
持续时间 施加应力的总时间。 几小时到几十小时(筛片),几百小时(可靠性评估)
常见模式:


方波循环:在 V_{min}和 V_{max}之间以固定频率切换。这是筛查中最常用的模式。


电压爬升:电压从V_{min}线性或步进增加至V_{max},用于寻找击穿点。


与模式同步的应力:电压与芯片内部活动同步。例如,当芯片执行高性能计算任务时施加V_{max},在空闲时切换到 V_{min}。

加速的失效机制:

DVST 主要针对以下失效机制进行加速:

1. 热载流子注入 (HCI):电压在 V_{max}切换时,MOSFET沟道中的载流子获得极高能量,注入栅氧层,导致阈值电压 V_{th} 漂移、跨导 g_m退化。

2. 经时介质击穿 (TDDB):高电压V_{max}在栅氧层或层间介质层中产生强电场,破坏其绝缘性能,最终导致短路。

3. 负偏压温度不稳定性 (NBTI/PBTI):对于PMOS器件,在负偏压和高温下,其 V_{th} 会发生漂移。动态电压会加剧这一效应。

4. 电迁移 (EM):巨大的瞬态电流(由 dV/dt 产生)会使金属互连线中的原子迁移,形成空洞(Void)或小丘(Hillock),导致电阻增大或短路。


二、 具体实例说明

让我们通过两个具体场景来理解DVST的应用。

实例一:汽车MCU的早夭筛查

· 背景:一家芯片公司生产一款用于汽车发动机控制的微控制器(MCU)。该产品要求极高的可靠性(0 DPPM),必须进行严格的早夭筛查。

· 挑战:传统125°C高温静态老化(Burn-In)时间需要24小时,成本高昂,成为生产瓶颈。

· DVST方案

1. 目标:在更短的时间内达到同等或更好的筛片效果。

2. 设置

温度:125°C

电压波形:方波,在 V_{min} = 0.9V 和 V_{max} = 1.6V 之间切换。

频率:1 kHz

占空比:50%

测试矢量:运行一套覆盖大部分逻辑和SRAM的功能自测试(BIST)程序。

持续时间:4小时

3. 过程:将批量MCU放入高温 chamber,连接到能提供动态电压的测试系统。系统执行4小时的DVST。

4. 结果

15颗芯片在SRAM区域有异常发光点(EMMI),确认为栅氧缺陷(DVST的高电压加速了其击穿)。
 
5颗芯片在电源网络上有异常的OBIRCH响应,确认为金属互连线存在空洞(DVST的大瞬态电流加速了电迁移,导致空洞处彻底断开)。

筛选出缺陷芯片:一批10,000颗芯片中,有20颗在测试期间或后续的功能测试中失效。

失效分析:使用 EMMI 和 OBIRCH 对失效芯片进行分析,发现:

效益:筛查时间从24小时缩短到4小时,效率提升6倍,同时成功拦截了含有致命缺陷的芯片,避免了现场失效。

实例二:先进工艺CPU的HCI寿命评估

· 背景:一款采用5nm工艺的高端手机CPU,需要评估其在高性能模式下的HCI寿命,以确保在保修期内性能不会显著衰减。
 
· 挑战:HCI退化在正常使用条件下需要数年时间,无法直接测量。

· DVST方案

数据外推:根据高应力下的退化数据,利用已知的物理模型,外推计算在手机正常使用电压(如0.8V)和温度(55°C)下,性能衰减10%所需的时间。

结论:计算出的寿命远大于手机的标准保修期(如3年),证明设计满足可靠性要求。同时,发现动态应力下的退化速率比相同 V_{max}的静态应力更快,证实了动态应力的加速效果更强。

o 在不同应力条件下,测量频率偏移量随时间变化的曲线。

o 通过模型拟合,得到退化速率与电压/电场强度的关系(通常符合幂律模型 ~t^n)。

温度:125°C(固定)

电压:多个不同的静态和动态电压条件(如1.0V静态,1.2V静态,以及1.0V/1.4V方波动态应力)。

监测参数:定期停止应力,在标准条件下测量关键环形振荡器(Ring Oscillator)的频率偏移(Δf),该频率偏移直接反映晶体管的 V_{th}漂移程度。

1. 目标:通过高应力下的退化数据,外推正常使用条件下的寿命。
 
2. 设置

3. 过程
 
4. 结果

总结

动态电压应力测试(DVST)是一种高度精细化和高效化的可靠性工具。它通过动态变化的电压,结合高温动态测试矢量,协同加速了多种关键失效机制,从而能够:

1. 在生产筛片中:以更短的时间、更低的成本,有效拦截早期失效产品。

2. 在可靠性研究中:快速评估产品的寿命和裕量,为设计和工艺改进提供数据支持。

它是现代半导体质量与可靠性保障体系中不可或缺的一环,尤其适用于对可靠性和功耗有极致追求的先进读 246

 
顶一下
(0)
0%
踩一下
(0)
0%
------分隔线----------------------------
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
用户名: 验证码: 点击我更换图片