按照惯例，在正式内容之前，我们还是要先吹会儿牛。记得刚入职时，经常听到老同事们在开会时，喜欢说一些听起来很高大上的开会术语。比如：需求对齐、问题闭环、问题收敛、风险释放。

需求对齐，就是需求大家要一致，不要变来变去，叫需求对齐。

问题闭环，就是要找出问题根因，不要让这个问题发展下去，引出新的问题，叫问题闭环，或者叫问题收敛。

风险释放，就是把问题解决了，风险自然没有了，那就叫风险释放。大家在日常工作中，有还开会“专业”术语呢，欢迎一起吹吹牛！

今天我们继续来聊聊测试机的内容，ATE行业太过宽泛了，正如很多读者都说我是个外行，许多内容我都不清楚，事实也的确如此，所以，我认为有必要慢慢将内容收敛到一个比较小的领域，比如我是做VI源设计的，后期的内容估计会更加靠近资源板卡，特别是VI源架构，VI源电路设计等内容。

上期，聊了聊开尔文测试法，这次我们就应用开尔文测试法，聊聊O /S测试。什么是OS测试，就是open/short测试，也就是开短路测试。

众所周知，芯片的成本与要花多少时间在测试上息息相关。最好的办法是尽可能的想办法减少每一个芯片的测试时间，OS测试通常是测试的第一道关卡，如果OS都测试不过，后面的DC，AC和功能逻辑测试就不用再测试了。

芯片ATE测试流程示列：

1. 接触测试（Contact Test）
- Open/Short Test（开短路测试）
- Continuity Test（连通性测试）

2. 直流参数测试（DC Test）
- Leakage Current（漏电流测试）
- Power Consumption（功耗测试）

3. 功能测试（Functional Test）
- Digital/Analog功能验证

4. 交流参数测试（AC Test）
- Timing/Signal Integrity（时序/信号完整性测试）

为什么OS 测试通常最先执行

1、快速筛选不良品：开短路问题会导致后续测试失败，提前排除可提高效率。
2、保护测试设备：避免短路电流损坏ATE机台或DUT（被测芯片）。
3、标准化流程**：JEDEC、IEEE等标准推荐优先进行连接性测试。

如何进行的呢？首先，我们知道，几乎所有的芯片信号引脚内部都设计有保护二极管，保护二极管的作用是保护内部电路，如果外部信号高于Vdd或者低于Vss，钳位信号在Vdd+0.7V和Vss-0.7V之间。做OS测试则正是利用了这两个二极管来实现的。

如下图1所示：

图1

§ 第一步，将所有的引脚全部接地，包括电源pin和接地pin；

§ 第二步，将测试机的PMU（精密测量单元）接入到待测pin上，配置为FIMV（加流测压）模式，设置钳压制为3V;

§ 第三步，Force一个100uA-500uA的正电流到pin脚。

§ 第四步，用开尔文测试法测试待测Pin上的电压是否在合理范围内（0.2V-1.5V），典型值是0.65V;也就是，只有在0.2v-1.5v之间被认为是正常值，如果低于0.2V被认为是短路，超过1.5V被认为是开路。

图2

如果要测试下二极管，就需要用PMU往内部拉电流。如下图3所示：

图3

操作步骤和上面的一致，只是要将PMU的钳压值配置到-3V，避免如果的确发生开路了，产生高压。测试结果也需要取反，-1.5V到-0.2V则pass，在这之外就fail。

图4

以上测试是针对信号引脚，电源和接地引脚也可以针对开路条件进行测试，但它们的结构与信号引脚的结构不同。

§ 下面是一个OS测试的log，第一列是pin名字，第二列是设定PMU电流值输出-100uA，第三列为PMU的电流档位选择2mA档位，第四列为实际测试值，第五列为选择PMU的MV档位为8V档位，第六和第七列分别是判断标准的下限和上限，最后一列为测试结果pass/fail。

小结：

· OS测试属于“接触测试”或“连接线测试",是芯片测试流程的前置检查；

· 不同的芯片OS测试方法有所不同，除了上述的利用二极管FIMV，还有利用上下拉电阻FVMI来测试的。失效模式除了开短路，还有漏电。

搜索

热门标签:

ATE测试机行业入门(5)——O/S测试

按照惯例，在正式内容之前，我们还是要先吹会儿牛。记得刚入职时，经常听到老同事们在开会时，喜欢说一些听起来很高大上的开会术语。比如：需求对齐、问题闭环、问题收敛、风险释放。