欢迎光临专业集成电路测试网~~欢迎加入IC测试QQ群:111938408
注册
|
登录
|
高级搜索
|
网站地图
|
[
设为首页
] [
加入收藏
]
网站首页
测试工程
测试理论
测试实例
测试设备
相关技术
经验分享
测试研讨会
测试论坛
业界新闻
职业规划
拓展业务
关于我们
搜索
检索标题
智能模糊
搜索
热门标签:
TR6850
eeprom
ASL1000
IDDQ
LCD driver
ACCOTEST
Kalos
FA
csp测试
封装测试
当前位置:
网站主页
>
测试工程
>
DFT MBIST 内建自测试基础介绍
时间:
2025-08-05 19:16
来源:
dpzc DFT-DS
作者:
ictest8_edit
点击:
次
1 内建自测试概念
1.1 背景
1.ATE测试成本
2.Memory测试的特殊性
o Memory内部需要测试的单元多
o Memory内部单元规整
3.客户对于在线测试的需求:汽车电子的可靠性要求
1.2 基本流程
1. Start BIST:外部控制信号,开始自测试
2. Test Controller控制Pattern Generator生成测试向量
3. 测试向量与正常输入经过Input MUX选择后进入待测单元
4. Compator输出结果压缩,得到Signature签名值
5. 将期望签名值固化保存至ROM中
6. Comparator进行对比输出最终结果
1.3 两种自测试
1. Memory BIST:利用特定算法和向量来测试Memory
2. Logic BIST:利用伪随机测试向量来测试逻辑电路
1.4 自测试优缺点
1. 优点:降低测试成本、缩短测试时间(内部全速测试)、在线测试
2. 缺点:占用额外的电路面积、无法产生某些特殊的测试向量
2 Memory BIST基本架构
· TAP控制器:TDI、TMS等IJAT控制信号部分;
· SIB:IJTAG控制开关,SIB打开意味着BIST电路连入IJTAG网络,SIB关闭不做测试处理;
2.1 BIST部分结构
· 比较电路:可放在每个Memory附近,也可放在BIST控制器内。放在Memory附近可缩短大量Memory输出到比较电路之间的物理连线长度,比较电路只需要返回一根信号到BIST控制器,但这种放置会导致面积变大;相反,放在BIST呃逆面积小,但绕线难度大;
2.2 Tessent MBIST状态
1.启动:
o BIST控制器的输入:MBISTPG_EN = 1
o BIST控制器的输入:BIST_SETUP[1] = 1,BIST_SETUP[0] = 0
2.运转状态:
o BIST运行时DONE为0.test结束后DONE为1
o Test出错后GO为0,一直保持到test结束
2.3 BIST运行状态
1. DONE = 0 且 GO = 0:测试未完成,但是已出错
2. DONE = 1 且 GO = 0:测试完成,有memory出错
3. DONE = 0 且 GO = 1:测试未完成,暂时没有memory出错
4. DONE = 1 且 GO = 1:测试完成,所有memory通过测试
3 MBIST算法
Memory的Fault Model:Fault model通常是由IP开发商、生产制造商、
EDA工具厂家、客户共同参入指定的
常见的fault model包括:
o Stuck-at fault:固接1或0
o Transition fault
o Coupling fault
o Address decoder fault
3.1 Transition fault
Up Transition Fault:上升跳变错误
Down Transition Fault:下降跳变错误
3.2 Coupling Fault 耦合错误
反向耦合错误:邻近的单元状态变化,导致单元取反
状态耦合错误:临近单元状态变化,导致单元状态变化
3.3 Address Decoder fault
· 某一个有效的地址对应不上相应的存储单元
· 某一个地址对应多个存储单元
· 多个地址对应一个存储单元
3.4 MBIST基础算法
3.4.1 March-C算法
1. 按地址从低到高:写0
2. 读0,写1
3. 读1,写0
4. 读0
5. 按地址从高到低:读0,写1
6. 读1,写0
7. 读0
3.4.2 Read-Only算法
1. 按地址从低到高:读ROM里的数据,通过MISR压缩
2. 比较压缩后的签名值与期望的签名值
3. 按地址从高到低:读ROM里的数据,通过MISR压缩
4. 比较压缩后的签名值与期望的签名值
3.4.3
棋盘算法(Checkerboard)
交替写入0/1模式(如黑区全0、白区全1),有效检测相邻单元耦合故障,尤其适用于DRAM和3D堆叠存储器
4 Memory BIST修复功能
4.1 Memory Redundancy
Memory设计中Redundancy(Row,Column):额外增加一些冗余单元,牺牲面积提升Memory面积
4.2 BIST修复功能
1. BISR regs(Build In Self Repairs):带有redanduncy的memory通常会额外多一些管脚,这些管脚会连到BISR regs上,寄存器存储memory repairs信息,控制哪些redanduncy替换哪些原本的存储单元;
2. 每个memory的repairs信息不同,均有属于自己的regs,对于可修复的存储单元均可以加上BISR regs;
3. 将BISR regs串成一条链路,链路信息从FUSE中获取;
4. FUSE保存整个存储空间的修复信息(测试人员会将测试故障归纳得到修复信息,得出哪些单元需要修复,如何修复);
顶一下
(0)
0%
踩一下
(0)
0%
------分隔线----------------------------
上一篇:
RF 测试浅析
下一篇:
深度详解半导体封测【130页PPT】
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
中立
好评
差评
用户名:
验证码:
匿名?
发表评论
最新评论
进入详细评论页>>
本类推荐
深度详解半导体封测【130页PPT】
DFT MBIST 内建自测试基础介绍
RF 测试浅析
SoC及其测试系统简介
IC 失效分析方法 --Part2 常见破坏性
IC 失效分析方法 -- Part3 非破坏性
IC 硬件设计仿真规范 -- Part1 电源完
IC 失效分析方法 --Part1 常见非破坏
IC测试类型及工序简介
芯片测试中的防护带GuardBand
热文排行
系统级测试(SLT)详解
芯片测试之HTOL UHAST BHAST简介
测试不稳定怎么办
测试厂CP及FT测试流程规范
浅谈ESD防护—CDM(一)
LatchUp测试详解
IC封装样品失效分析方法、原理、设
HTOL(High Temp Operating Life)/OLT(Op
浅谈IC测试程序的开发
常见IGBT功率模块可靠性测试项目及
相关文章
深度详解半导体封测【130页PPT】
DFT MBIST 内建自测试基础介绍
RF 测试浅析
SoC及其测试系统简介
IC 失效分析方法 --Part2 常见破坏性
IC 失效分析方法 -- Part3 非破坏性
IC 硬件设计仿真规范 -- Part1 电源完
IC 失效分析方法 --Part1 常见非破坏
IC测试类型及工序简介
芯片测试中的防护带GuardBand