欢迎光临专业集成电路测试网~~欢迎加入IC测试QQ群:111938408
注册
|
登录
|
高级搜索
|
网站地图
|
[
设为首页
] [
加入收藏
]
网站首页
测试工程
测试理论
测试实例
测试设备
相关技术
经验分享
测试研讨会
测试论坛
业界新闻
职业规划
拓展业务
关于我们
搜索
检索标题
智能模糊
搜索
热门标签:
TR6850
eeprom
ASL1000
IDDQ
LCD driver
ACCOTEST
Kalos
FA
csp测试
封装测试
当前位置:
网站主页
>
测试理论
>
测试基础理论
>
I2C上拉电阻如何取值?
时间:
2023-05-05 10:12
来源:
面包板社区
作者:
ictest8_edit
点击:
次
I2C一般为开漏结构,需要在外部加上拉电阻,常见的阻值有1k、1.5k、2.2k、4.7k、5.1k、10k等。
但是应该如何根据开发要求选择合适的阻值呢?
假设SDA是低电平时,即MOS管导通。那么,就可以求出上拉电阻R的阻值。
上拉电阻计算公式:
VOL定义为在漏极开路或集电极开路时,有3mA下拉电流时的低电平输出电压。IOL就是该端口的灌电流,即IOL=3mA。
由上式可得,当VDD不变, VOL取最大值时,上拉电阻有最小值。
根据I2C协议,端口输出低电平的最高允许电压是0.4V。
公式1可以改为:
由式2可以得出:电源电压决定了上拉电阻的最小值。因此,当VDD=5V时,最小上拉电阻约为1.5k;当VDD=3V3时,约为1k。
由于I2C总线端口的高电平是通过上拉电阻实现,线上的电平从低变高时,电源通过上拉电阻对线上负载电容CL充电,这需要一定的上升时间。
电容充电一般公式:
整理可得:
I2C规范将低于VIL或0.3VDD的电压定义为逻辑低电平,同样将高于VIH或0.7VDD的电压定义为逻辑高电平,由式4可以求得:
由公式5可判断,当Tr取最大值,CL取最小值时,R有最大值。
由于不同模式下,上升沿的最大时间及总线负载最大容限要求不同,标准模式、快速模式、高速模式分别是:1000ns/400pF、300ns/400pF、120ns/550pF。
以快速模式下,负载电容50pF为例,则有:
结论:电源电压决定上拉电阻的最小值,总线负载电容决定上拉电阻的最大值。
顶一下
(1)
100%
踩一下
(0)
0%
------分隔线----------------------------
上一篇:
几种高效的电路分析方法
下一篇:
I2C总线为什么要接上拉电阻
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
中立
好评
差评
用户名:
验证码:
匿名?
发表评论
最新评论
进入详细评论页>>
本类推荐
LED显示屏EMC改进的几种方法
BUCK-BOOST 拓扑电源原理及工作过程解
几种高效的电路分析方法
芯片老化测试的分类/测试弹片
为什么有时在PCB走线上串个电阻?
ESD防护设计—NMOS的妙用(二)
ESD防护设计—NMOS的妙用(一)
芯片测试手段及注意事项
关于CAN总线通讯的电磁兼容EMC设计
BUCK电路工作原理解析
热文排行
关于Cpk的一些知识
芯片测试的几个术语及解释(CP、
浅谈DC/AC SCAN测试
开短路测试基本原理
集成电路芯片测试小结
半导体测试基础
开尔文测试基本原理
关于wafer测试的一些知识
ADC静态参数INL DNL的定义及其测试方
memory原理及测试介绍
相关文章
LED显示屏EMC改进的几种方法
BUCK-BOOST 拓扑电源原理及工作过程解
I2C总线为什么要接上拉电阻
I2C上拉电阻如何取值?
几种高效的电路分析方法
芯片老化测试的分类/测试弹片
为什么有时在PCB走线上串个电阻?
ESD防护设计—NMOS的妙用(二)
ESD防护设计—NMOS的妙用(一)
芯片测试手段及注意事项