 钳位电路是指将结点上的电压/电流固定到某一值的电路。从功能上划分，钳位电路可以分为电压钳位电路和电流钳位电路，从结构上划分可以分为无源（为主）钳位和有源（为主）钳位电路。顾名思义，电压钳位电路是对电压实行钳位，电流钳位电路是对电流钳位。而有的钳位电路以有源器件为主，有的钳位电路是以无源器件为主。一.电压钳位电路如图一所示，在某些应用场景中需要将两点的电压限制在一个固定电压。该固定电压被称为钳位电压Vclamp。  图一.钳位电路工作原理示意图。 而最经典的电压钳位电路便是单个二极管，其IV特性如图二所示，但无论是正向工作的开关、整流二极管，还是反向工作的稳压二极管，单个二极管会有钳位电压Vclamp不稳定，寄生电容大，漏电流大，电路鲁棒性差等缺陷。  图二.二极管IV曲线。 之后又提出了很多的钳位电压结构，如图三所示。其中图三A是将正向二极管串联反向稳压二极管，该结构能降低部分寄生电容，但是钳位电压受工艺影响较大。图三B是将输入结点AB与输出结点CD间跨接一个NMOS，NMOS的栅压始终为高，根据AB电压差的不同，NMOS在饱和区和线性区间切换，以此实现钳位功能，该结构在高低电平转换时的过冲较为明显，所以为了改善这一现象提出了图三.C中的电路结构。图三D是另外一种钳位电路设计思路，通过AB点压差控制二极管的开关，电路开启不同的电流路径，以此实现钳位。图三E是利用电流镜的钳位电路，AB压差控制二极管DA，DB的开关，控制电流沿实线或虚线流动，以此实现钳位。  图三.五种电压钳位电路设计。 除此之外能实现电压钳位的电路结构不胜枚举，但这期重点并不是钳位电路的设计，而是钳位电路的ESD防护。因为电压钳位电路的功能与PAD Based ESD防护策略中ESD防护器件的触发机理相似，所以两者容易造成冲突，带来失效风险。  图四.电压钳位电路与ESD防护器件工作示意图。 如图四所示，正常情况下ESD电流（紫）流经A→ESD protection →GND→ESD protection→C，钳位电流（红）流经A→Voltage Clamp→C。简单来说，如果AC两点间ESD环路的Trigger Voltage＜Vclamp，那么正常工作时ESD电路会被先触发，电路功能错误。反之，如果AC两点间ESD环路的Holding Voltage＞Vclamp，ESD静电流优先通过Voltage Clamp Circuit进行泄放，带来失效风险。如果采用Rail Based ESD防护策略（端口二极管+GCNMOS Power Clamp）该结构会根据ESD的频率特性进行触发，可以一定程度避免ESD防护电路与钳位电路产生冲突的风险。但是笔者目前所接触到需要设计Voltage Clamp Circuit的场合大都不适用Rail Based ESD防护策略。 1.1 基于二极管串的钳位电路与ESD防护电路的协同设计 钳位电路的ESD防护需要根据电路结构相应做出调整，如图四所示，以齐纳二极管+正偏二极管组成的二极管串钳位电路为例。  图四.齐纳二极管+正偏二极管钳位电路与ESD防护电路示意图与IV曲线。 其中Vt1是二极管串的开启电压，Vt2是二极管串的最大耐压，Vclamp是钳位电压，Iclamp是钳位电流，It2是二极管串的最大耐受电流。Vtr是AC两点间ESD环路的Trigger Voltage，Itr是Trigger Current，Vho是AC两点间ESD环路的Holding Voltage，Iho是Holding Current。该电路ESD环路的Vtr需要位于A区域内，Vclamp<Vtr<Vt2。Vho，Iho需要位于B区域内，Vho<Vt1，Iho＞1.2*Iclamp，IESDt2＞It2。当Vtr＞Vclamp，钳位电路正常工作时，ESD环路不会开启，不会影响电路正常工作，且Vtr＜Vt2，当整个电路面对ESD时利用二极管的“残压”辅助开启ESD环路，ESD静电流先走二极管串，随着二极管串导通后的压降增大到Vtr，ESD环路开启。ESD环路开启后其电压电流迅速Snap-back到Vho，Iho，此时ESD环路的等效电阻远小于二极管串，ESD电流大部分通过ESD环路实现泄放，所以 Vho，Iho的值要位于B区域内。为了确保ESD电流能成功从二极管串转移到ESD环路，就需要Vho＜Vt1，Iho＞1.2*Iclamp，这样一旦ESD环路开启，二极管串便会关闭。 为了提高系统稳定性，降低设计难度，可以在端口处增加电阻。如图五所示 ，通过增加电阻分压后，二极管串的斜率会增大，使得Vt2增大，A区域面积增大，同时更小的电流便能达到钳位电压，Iclamp变小，B区域面积增大。A，B区域面积的增大，会提供更多的设计裕度，使整个体系有更多的冗余，同时端口电阻能提高ESD鲁棒性。  图五.增加电阻对IV曲线的影响。 如图六所示，有些场景对钳位电压要求较低，需要串联多个正偏二极管以实现低钳位电压，其ESD防护的设计思路与齐纳管+正偏二极管串类似。ESD器件的Trigger Voltage要位于A区内，ESD器件的Holding Voltage要位于B区内。  图六.正偏二极管串与ESD防护电路图与IV曲线。 二极管串钳位电路ESD防护设计的核心思想是利用二极管的残压特性，二极管串面对ESD时的残压辅助开启ESD防护电路，之后利用ESD器件的Snap-back特性将ESD电流转移到ESD环路中。目前笔者仍是沿用这套思路在进行设计，但是这种设计还是较为复杂，且从结果上来看效果并不能完全达到预期，还存在诸多需要改进的地方。 1.2 基于MOS管的钳位电路与ESD防护电路的协同设计 以图三B中的电路为例，AC结点间跨接NMOS，该电路的ESD防护核心是保护NMOS管，AB两点间的Trigger Voltage要低于N管的DG栅氧击穿电压。CD两点间的Trigger Voltage要低于N管的GS栅氧击穿电压（CMOS的VGS和VGD击穿电压是一样的，但是LDMOS这两个击穿电压会有很大区别）。A→C两点间的Trigger Voltage要低于N管的DS击穿电压。C→A时，ESD会走N管的寄生二极管，为了提高N管的鲁棒性，需要将N管Total Width做大，金属走线也需要考量大电流的通过。 2.电流钳位电路 除了电压钳位电路外，还有电流钳位电路，其电路图与IV曲线如图七所示。这类电路通过放大器控制TN1和TP1对Vin电流进行抽放，从而实现电流钳位。该电路中TN1的寄生二极管与D3头对头放置，能避免ESD电流的灌入，ESD设计只需要在二极管击穿前开启即可。  图七.电流钳位电路示意图与IV曲线。 针对钳位电路的ESD设计需要根据具体情况进行定制设计，很难提供一套通用化方案，且还要统筹ESD全局防护。所以笔者这里也只是抛砖引玉提供一个引子，实际工程中有很多方法可以解决钳位电路的ESD防护问题。本文为了方便叙述便将钳位电路的IV与ESD防护器件的IV放在了一张图中，但是钳位电路的IV是直流特性，而ESD防护器件的IV是脉冲特性，这两者之间并不能等效，还需要一定的换算关系，所以设计过程要更加繁琐。 |
