ATE 自动化测试设备原理与信号格式详解_专业集成电路测试网-芯片测试技术-ic test

随着芯片集成度持续升级，结构愈发复杂，传统人工测试、常规 Bench 测试早已跟不上量产与检测需求，ATE 自动化测试设备成为行业刚需。
ATE 能够全面检测集成电路功能完整性，是芯片生产制造收尾关键环节，牢牢把控产品出厂品质。在半导体产业链中，芯片测试处于上游产业末端位置。日常待测芯片主要分为四大类：存储器、数字电路、模拟电路、混合信号电路。

一、ATE 设备内部核心子系统

一台完整 ATE 集成多类功能模组，核心包含：高低电平驱动电路、可编程电流负载、输出电压比较器、PMU 连接电路、高速电流比较器、高速开关等，各司其职完成全维度电气测试。

二、ATE 测试系统三大组成部分

整套测试系统分为输入、输出、动态负载三大模块

1. 输入部分为被测器件 DUT 提供标准 VIL、VIH 输入电压

2. 输出部分采集 DUT 输出电压，与标准 VOL、VOH 电平完成比对判定

3. 动态负载
· 加载 IOL、IOH 额定电流，采集输出电压完成电平比对

· 高端测试机台可直接对比输出电流与 ILow、IHigh 标准值

三、基础测试方式：DC&AC 参数测试

芯片最基础测试为直流 DC 参数、交流 AC 参数测试

DC 直流参数两种测试方式

1. Static 静态测试依靠 PE 卡 Driver 与 PMU 模块，采用定电压测电流、定电流测电压模式完成检测

2. Functional 功能测试借助电流负载、电压比较器，运行测试向量 Pattern 完成参数校验

信号是如何生成并输入 DUT 的：

1. 信号是如何从 DUT 读出并测试的：

输入信号的格式

四、ATE 主流输入信号格式

1. RZ 归零码

一个周期内传输数据，脉冲结束回归低电平，可同步传输时钟与数据，带宽利用率偏低，边沿时序可调控。

2. RO 归一码

与归零码相反，脉冲结束维持高电平，同样支持边沿时序调节。

3. NRZ 不归零码

无需复位电平，整周期全用于数据传输，带宽利用率 100%；低速通信可无独立时钟，高速传输需搭配时钟线，不受边沿时序控制。

4. DNRZ 延时不归零码

在 NRZ 基础上增加时序延迟，延迟时长可自由设定调控。

5. SBC 补码环绕

融合 RZ 与 RO 特性，单周期最多 3 个信号边沿，多用于芯片建立时间、保持时间精准控制。

6. ZD 阻抗驱动

专门控制芯片引脚通断，实现高阻态切换测试。

信号格式实用选用规则

· 时钟信号：优先 RZ/RO
· 上升沿有效信号（片选、读信号）：选用 RZ
· 下降沿有效信号（输出使能）：选用 RO
· 带建立 / 保持时序要求数据：选用 SBC
· 普通通用输入信号：NRZ、DNRZ

五、芯片输出信号规范

1. 高低电平输出

引脚输出逻辑电平时，高电平≥标准 VOH，低电平≤标准 VOL，严格符合电气规格。

2. 高阻态输出

引脚无自主电压、电流输出，外部负载将电平拉至 VOL 与 VOH 区间内。

3. 负载电流输出

部分芯片引脚支持大电流输出，搭载可编程电流负载可直接完成测试；无内置负载可外接电阻辅助测试，需保证电平达标前提下，输出额定 IOL、IOH 电流。

搜索

热门标签: