二、Test Development Flow
1. 測試開發流程總覽
使用測試機台進行數位IC測試的流程如圖2所示，共分成test plan、design a DUT board 、pin configuration、level setup、timing setup、vector setup、testflow setup、testing the device以及result analysis等九大步驟。在本節中我們將分別先對九個步驟作解釋說明。
在進行IC測試之前，第一個步驟test plan代表必須事先規劃想要測試的項目有那些：如functional 的測試、scan pattern的測試、power dissipation量測等……

三、Design a DUT Board
1. CIC提供的DUT Board總覽
CIC提供8種IC包裝，由於機台的digital channel數量高達320，因此提供的DUT board共有三種，其外觀以及連接至testhead的照片如圖3所示，DIP48、CQFP128與CQFP144三種package作在同一片DUT board，PLCC68、PLCC84與CQFP160作在同一片DUT board，CQFP100與CQFP208作在同一片DUT board，……

四、Software Overview
1. Software Overview

機台的控制軟體為SmarTest，其示意圖如圖5所示，所有相關的設定pin configuration、level setup、timing setup、vector setup、testflow setup、testing the device以及result analysis等，都是在SmarTest中進行，設定完成後，機台便依照所設定的內容產生電源與訊號給待測IC，並且量測比較待測IC所產生的response……

 

……

……

4. Timing and Vector Setup
當level設定完成之後，接著要進行的設定便是timing與vector，圖25顯示了timing與vector的設定，與機台產生訊號給待測晶片之間的關係。timing setup定義了每個test cycle的週期時間是多長，不同的vector所對應的波形，以及每個波形中edge的時間點，以圖25的例子可以看出來，我們定義了4種不同的波形，……

五、Functional Test
1. Functional Test
當所有的設定檔都沒問題，就可以將待測晶片放入DUT board上的socket，然後將DUT board放上測試機台，將SmarTest重新以online的方式開啟，讀取pin configuration、level setup、timing setup與vector setup，選擇level與timing specifications。接著便可以呼叫standard test function來進行functional test，機台便會根據設定檔的內容來產生訊號與電源給待測晶片，然後使用預期的結果與待測晶片所產生的輸出進行比較，若比較結果完全相同，就會顯示PASS，……

六、Test Result Analysis
1. Error Map
測試結束後，比較的結果會存放於error memory中，要知道到底是那些cycle比較的結果是不相同，可以透過Error Map這個工具，它會讀取error memory中的資料，然後以圖形方式顯示是那些cycle有錯誤。在main toolbar，選擇Results這個tab，然後點選Error Map icon，就可以開啟Error Map這個工具(圖41)。若沒有任何的錯誤，則會顯示白色的小方形，有比對錯誤的地方，則會顯示紅色的小方形(圖42)，在Overview的顯示模式下，每個小方形代表了4096個週期，在Cycles的顯示模式下，則是完整顯示所有的週期……

…………