 LDO基础知识本节分享下LDO的基础知识，主要来源于Ti的文档《LDO基础知识》，原文档下载连接如下：https://www.ti.com.cn/cn/lit/eb/zhcy089a/zhcy089a.pdf内容会回答这些问题： 1、当输入电压与目标输出电压压差不满足Vdropout，会发生什么？ 2、决定Vdropout电压大小的因素是什么？ 3、芯片选定后，Vdropout电压就是固定的吗？与电压，电流是否有关？ 4、温度，直流电压对滤波电容有哪些影响？ 5、LDO封装如何选择？ 6、LDO输出过流了会发生什么？ 7、给定芯片的PSRR是固定的吗？跟哪些因素有关？ 8、LDO输入输出之间并联的肖特基二极管是干什么用的？ 压降 低压降稳压器 (LDO) 是一种用于调节较高电压输入产生的输出电压的简单方法。在大多数情况下，低压降稳压器都易于设计和使用。然而，如今的现代应用都包括各种各样的模拟和数字系统，而有些系统和工作条件将决定哪种LDO最适合相关电路，因此，现在我们需要关注这些决定性因素。 什么是压降 压降电压VDO，是指为实现正常稳压，输入电压VIN必须高出所需输出电压VOUT(nom) 的最小压差。 请参见公式 1：  如果 VIN 低于此值，线性稳压器将以压降状态工作，不再调节所需的输出电压。在这种情况下，输出电压 VOUT(dropout)将等于 VIN 减去压降电压的值（公式 2）：  以调节后电压为 3.3V 的 TPS799 等 LDO 为例：当输出200mA 电流时，TPS799 的最大压降电压指定为 175mV。只要输入电压为 3.475V 或更高，就不会影响调节过程。但是，输入电压降至 3.375V 将导致 LDO 以压降状态工作并停止调节，如图 1 所示。  虽然应将输出电压调节为 3.3V，但TPS799没有保持稳压所需的余量电压。因此，输出电压将开始跟随输入电压变化。 决定压降的因素是什么？ 压降主要由 LDO 架构决定。为说明原因，让我们来了解一下 P 沟道金属氧化物半导体(PMOS) 和 N 沟道 MOS (NMOS) LDO，并对比其工作情况。 PMOS LDO 图 2 所示为 PMOS LDO 架构。为调节所需的输出电压，反馈回路将控制漏-源极电阻 RDS。随着 VIN 逐渐接近 VOUT(nom)，误差放大器将驱动栅-源极电压 VGS 负向增大，以减小 RDS，从而保持稳压。  但是，在特定的点，误差放大器输出将在接地端达到饱和状态，无法驱动 VGS 进一步负向增大。RDS 已达到其最小值。将此 RDS 值与输出电流 IOUT 相乘，将得到压降电压。 请记住，随着 VGS 负向增大，能达到的 RDS 值越低。通过提升输入电压，可以使VGS 值负向增大。因此，PMOS 架构在较高的输出电压下具有较低的压降。图 3 展示了此特性。  如图 3 所示，TPS799 的压降电压随输入电压（也适用于输出电压）增大而降低。这是因为随着输入电压升高 VGS会负向增大。 NMOS LDO NMOS 架构如图 4 所示，反馈回路仍然控制 RDS。但是，随着VIN 接近 VOUT(nom)，误差放大器将增大 VGS 以降低 RDS，从而保持稳压。  在特定的点，VGS 无法再升高，因为误差放大器输出在电源电压 VIN 下将达到饱和状态。达到此状态时，RDS处于最小值。将此值与输出电流 IOUT 相乘，会获得压降电压。 不过这也会产生问题，因为误差放大器输出在 VIN 处达到饱和状态，随着 VIN 接近 VOUT(nom)，VGS 也会降低。这有助于防止出现超低压降。 偏置 LDO 很多 NMOS LDO 都采用辅助电压轨，即偏置电压 VBIAS，如图5 所示。  此电压轨用作误差放大器的正电源轨，并支持其输出一直摆动到高于 VIN 的 VBIAS。这种配置能够使 LDO 保持较高 VGS，从而在低输出电压下达到超低压降。有时并未提供辅助电压轨，但仍然需要在较低的输出电压下达到低压降。在这种情况下，可以用内部电荷泵代替 VBIAS，如图 6 所示。  电荷泵将提升 VIN，以便误差放大器在缺少外部 VBIAS 电压轨的情况下仍可以生成更大的 VGS 值。 |
