一般情况下，我们接触的多是中、低频的电容器设计应用，正如我们从初中开始学习电容器时也是赫兹数不是很高一样。但是，往往当进入到了高频率的领域时，我们面对的就不仅仅是肉眼所能看到的电容器了，更多的是那些我们根本无法直接察觉到的电容效应。在这里我把从图书馆看到的和自己想到的关于高频领域中的电容器应用知识一一写下来，以求对此有个比较系统一点的认识。
实际上，电容不仅仅只存在于电容器内部，只要两个不同电位的表面相互靠近时就会产生电场，即存在电容效应，其作用就相当于一个电容器。这种无意间所形成的电容器给它一个名字就是寄生电容，它会造成电路中电流的中断。由于这种电容往往与电路并联，则频率较高时，它将起到旁路信号的作用，即降低了信号的功率，从这个意义上来讲，可以说是无形中构成了一个LPF。

对于TTL和CMOS模型来说，在高频信号领域时，耦合电容和旁路电容变成实质上交流短路，而不会影响放大器的响应，不过，从上图可以看出，此时它们内部的结电容开始产生影响了，当信号频率增加时，会使放大器的增益降低，并且引起相位差。同时，由于Cbc和Cgd的存在，在一定的频率下，还可能会引发电路的自激振荡。
熟悉高频电路的人一般都知道，电容器作为频率的一个函数，它的完整阻抗方程是：

where,ESR是电容的等效串联电阻,且时域中理想电容器的阻抗为：

这个式子表明电容器的阻抗与它两端的电压波形的上升时间有关。可以看出，如果电压波形的上升时间很小，则流过它的电流就很大，而且电容器的阻抗会很小，利用这个公式我们可以给一些电路“加速”，例如下面这个电路：

（析：当输入信号上升时间很小时，即dV/dt很大，则Z很小，结果Ib就非常大，以致迅速饱和或者截止，自然也就提高了BJT的开关速度。）

其实，高速系统中所有的实际接收器都会有门输入电容，一般约为2pF。对于特性阻抗为50欧姆时，接收器的RC上升时间大约为2.2*50*2=0.2ns。当Tr=1ns时，这个附加的0.2ns延迟几乎无法辨认，也就不重要了；但是如果当Tr=0.1ns时，那么0.2ns的时延就make a difference!
高速系统设计中一个“时髦”的术语就是串扰，它是一个信号干扰另一个信号引起的噪声，这主要是由相邻信号的容性耦合而引起的，原因是一个信号的变化会向邻近信号注入电荷从而干扰它们的电压。

在高频PCB板级EMC设计时，电容通常被选择作为抑制元件，因为在产品构成之后它们是容易安装型的——将它们在一个接收器中或一个PCB上的两个终端简单地焊接起来，通过这种方式提供一个低阻路径去转移噪声电流。例如在产品外围电缆的信号线和回路线之间可以放置一个电容，这样做是为了转移高频噪声电流并且防止它出现在外围电缆上，否则它的辐射效率将相当大。一个经验法则是：对于转移噪声电流，并联电容器最好工作在高阻抗电路中。

众所周知，高频设计过程中总是需要功率因素足够高，但是由于电感性负载的存在，往往事与愿违，这时提高功率因数的常用方法就是给电感性负载并联电容器。由于制造工艺的原因，会造成大电容的分布电感比较大，导致高频性能不好，而小电容则刚刚相反，So，如果为了让低频、高频信号都很好地通过，那么就可以采用一个大电容再并上一个小电容的方式（其实这已经是司空见惯的PCB布局之一了）。在处理旁路电容时需要注意一个问题，就是旁路电容的频率越高时，受到引线电感成分的影响也越大，因此一般建议使用贴片电容。

我们知道，电容的自谐振频率取决于连接导线的电感Lo，为：

电容连接导线上的电感就是电容本身和模块管脚之间全部导线的电感。对于20nH的导线电感，一个0.001uF的电容将具有36MHz的自谐振频率，一个0.01uF的电容的自谐振频率减小11MHz。在高频段，IC的每个引脚都应通过低电感的电容退耦，这些电容必须为流向负载的高频电流提供回路。