 MOS管是金属（metal）氧化物（oxide）半导体（semiconductor）场效应晶体管，或者称是金属绝缘体（insulator）半导体。MOS管的source和drain是可以对调的，他们都是在P型backgate中形成的N型区。在多数情况下，这个两个区是一样的，即使两端对调也不会影响器件的性能。这样的器件被认为是对称的。 MOS管是FET的一种(另一种是JFET)，可以被制造成增强型或耗尽型，P 沟 道或 N 沟 道共4种类型，但实际应用的只有增强型的N 沟 道MOS管和增强型的P 沟 道MOS管，所以通常提到NMOS，或者PMOS指的就是这两种。  对于这两种增强型MOS管，比较常用的是NMOS。原因是导通电阻小，且容易制造。所以开关电源和马达驱动的应用中，一般都用NMOS。下面的介绍中，也多以NMOS为主。 MOS管的三个管脚之间有寄生电容存在，这不是我们需要的，而是由于制造工艺限制产生的。寄生电容的存在使得在设计或选择驱动电路的时候要麻烦一些，但没有办法避免，后边再详细介绍。 在MOS管工作原理图上可以看到，漏极和源极之间有一个寄生二极管。这个叫体二极管，在驱动感性负载(如马达)，这个二极管很重要。顺便说一句，体二极管只在单个的MOS管中存在，在集成电路芯片内部通常是没有的。 一般有耗尽型和增强型两种。本文使用的为增强型MOS MOS管，其内部结构见mos管工作原理图。它可分为NPN型PNP型。NPN型通常称为N 沟 道型，PNP型也叫P 沟 道型。由图可看出，对于N 沟 道的场效应管其源极和漏极接在N型半导体上，同样对于P 沟 道的场效应管其源极和漏极则接在P型半导体上。我们知道一般三极管是由输入的电流控制输出的电流。但对于场效应管，其输出电流是由输入的电压（或称电场）控制，可以认为输入电流极小或没有输入电流，这使得该器件有很高的输入阻抗，同时这也是我们称之为场效应管的原因。  为解释MOS管工作原理图，我们先了解一下仅含有一个P—N结的二极管的工作过程。如图所示，我们知道在二极管加上正向电压（P端接正极，N端接负极）时，二极管导通，其PN结有电流通过。这是因为在P型半导体端为正电压时，N型半导体内的负电子被吸引而涌向加有正电压的P型半导体端，而P型半导体端内的正电子则朝N型半导体端运动，从而形成导通电流。同理，当二极管加上反向电压（P端接负极，N端接正极）时，这时在P型半导体端为负电压，正电子被聚集在P型半导体端，负电子则聚集在N型半导体端，电子不移动，其PN结没有电流通过，二极管截止。  对于MOS管（见图），在栅极没有电压时，由前面分析可知，在源极与漏极之间不会有电流流过，此时MOS管与截止状态（图a）。当有一个正电压加在N沟道的MOS管。  目前在市场应用方面，排名第一的是消费类电子电源适配器产品。而MOS管的应用领域排名第二的是计算机主板、NB、计算机类适配器、LCD显示器等产品，随着国情的发展计算机主板、计算机类适配器、LCD显示器对MOS管的需求有要超过消费类电子电源适配器的现象了。 第三的就属网络通信、工业控制、汽车电子以及电力设备领域了，这些产品对于MOS管的需求也是很大的，特别是现在汽车电子对于MOS管的需求直追消费类电子了。  使用探针台搭配源表，测试晶圆级MOS  下面对MOS失效的原因总结以下六点，然后对1，2重点进行分析： 1：雪崩失效（电压失效），也就是我们常说的漏源间的BVdss电压超过MOSFET的额定电压，并且超过达到了一定的能力从而导致MOSFET失效。 2：SOA失效（电流失效），既超出MOSFET安全工作区引起失效，分为Id超出器件规格失效以及Id过大，损耗过高器件长时间热积累而导致的失效。 3：体二极管失效：在桥式、LLC等有用到体二极管进行续流的拓扑结构中，由于体二极管遭受破坏而导致的失效。 4：谐振失效：在并联使用的过程中，栅极及电路寄生参数导致震荡引起的失效。 5：静电失效：在秋冬季节，由于人体及设备静电而导致的器件失效。 6：栅极电压失效：由于栅极遭受异常电压尖峰，而导致栅极栅氧层失效。 雪崩失效分析（电压失效） 到底什么是雪崩失效呢，简单来说MOSFET在电源板上由于母线电压、变压器反射电压、漏感尖峰电压等等系统电压叠加在MOSFET漏源之间，导致的一种失效模式。简而言之就是由于就是MOSFET漏源极的电压超过其规定电压值并达到一定的能量限度而导致的一种常见的失效模式。 可能我们经常要求器件生产厂家对我们电源板上的MOSFET进行失效分析，大多数厂家都仅仅给一个EAS.EOS之类的结论，那么到底我们怎么区分是否是雪崩失效呢，下面是一张经过雪崩测试失效的器件图，我们可以进行对比从而确定是否是雪崩失效。 雪崩失效的预防措施 雪崩失效归根结底是电压失效，因此预防我们着重从电压来考虑。具体可以参考以下的方式来处理。 1：合理降额使用，目前行业内的降额一般选取80%-95%的降额，具体情况根据企业的保修条款及电路关注点进行选取。 2：合理的变压器反射电压。 3：合理的RCD及TVS吸收电路设计。 4：大电流布线尽量采用粗、短的布局结构，尽量减少布线寄生电感。 5：选择合理的栅极电阻Rg。 6：在大功率电源中，可以根据需要适当的加入RC减震或齐纳二极管进行吸收。 SOA失效（电流失效） 再简单说下第二点，SOA失效 SOA失效是指电源在运行时异常的大电流和电压同时叠加在MOSFET上面，造成瞬时局部发热而导致的破坏模式。或者是芯片与散热器及封装不能及时达到热平衡导致热积累，持续的发热使温度超过氧化层限制而导致的热击穿模式。 关于SOA各个线的参数限定值可以参考。 1：受限于最大额定电流及脉冲电流 2：受限于最大节温下的RDSON。 3：受限于器件最大的耗散功率。 4：受限于最大单个脉冲电流。 5：击穿电压BVDSS限制区 我们电源上的MOSFET，只要保证能器件处于上面限制区的范围内，就能有效的规避由于MOSFET而导致的电源失效问题的产生。 这个是一个非 典 型的SOA导致失效的一个解刨图，由于去过铝，可能看起来不那么直接，参考下。 SOA失效的预防措施： 1：确保在最差条件下，MOSFET的所有功率限制条件均在SOA限制线以内。 2：将OCP功能一定要做精确细致。 在进行OCP点设计时，一般可能会取1.1-1.5倍电流余量的工程师居多，然后就根据IC的保护电压比如0.7V开始调试RSENSE电阻。有些有经验的人会将检测延迟时间、CISS对OCP实际的影响考虑在内。但是此时有个更值得关注的参数，那就是MOSFET的Td（off）。 电流波形在快到电流尖峰时，有个下跌，这个下跌点后又有一段的上升时间，这段时间其本质就是IC在检测到过流信号执行关断后，MOSFET本身也开始执行关断，但是由于器件本身的关断延迟，因此电流会有个二次上升平台，如果二次上升平台过大，那么在变压器余量设计不足时，就极有可能产生磁饱和的一个电流冲击或者电流超器件规格的一个失效。 3：合理的热设计余量，这个就不多说了，各个企业都有自己的降额规范，严格执行就可以了，不行就加散热器。 |
