 CDM（Electrostatic Discharge Charged Device Model）充电器件模型与HBM（人体放电模型）和MM（机器放电模型）有所不同。在CDM模型中，电路本身在组装或运输过程中被充电，当接触到地或其他导体时，会发生电荷转移，电荷会迅速从IC的引脚或端子放电到电位较低的物体。CDM模型的放电电流上升时间约为0.1~0.5纳秒，持续时间大约为6~8纳秒，电流峰值约为相同ESD应力下HBM的十几倍。在金鉴实验室，我们了解CDM模型对于电子元件的重要性，以及其与其他放电模型的区别。我们提供专业的ESD测试服务，包括针对CDM模型的测试，以确保电子元件在面临静电放电时的可靠性和稳定性。通过我们的测试和评估，客户可以更好地了解其产品在实际应用中可能遇到的挑战，并采取相应的措施来保护其设备免受ESD损害。    ·CDM测试的机台 CDM测试设备通常由一个连接到高压电源的充电板Field Plate和一个接地的Pogo pin组成，Pogo pin可以待测IC（DUT）的pin之间移动。  1：实际测试各模块  图2：等效电路 （CDUT是DUT和场板间的电容，CDG是DUT和地平面间的电容，CFG是场板和地平面间电容。）  ·CDM测试的标准 CDM标准未统一之前，存在不同参考如JESD22-C101、ESDA S5.3.1 、AEC Q100-011和EIAJ ED-4701/300-2，这些标准差异主要有： 1校准平台不同题 2示波器的带宽不同 3波形验证参数不同，具体可参考如下   随着技术的不断发展，晶体管性能得到改进，从而支持更高的IO性能（传输速率）。随着IC芯片中对更高速IO的需求不断增长，以及在单个封装中集成更多功能的需求，封装尺寸也随之增大。这使得维持JEP157中讨论的推荐目标CDM级别成为一个挑战。由于不同测试仪器的充电电阻存在差异，根据ESD协会（ESDA）截至2020年的路线图建议，CDM目标级别可能需要再次降低。 在金鉴实验室，我们意识到随着电子设备性能的提升，对ESD保护的要求也在不断提高。我们提供专业的ESD测试服务，帮助客户评估其产品在面对静电放电时的表现，并根据最新的标准和建议，为客户提供针对性的解决方案。通过我们的测试服务，客户可以更好地了解其产品的ESD性能，确保其在实际应用中具有足够的可靠性和稳定性。如图3所示   图3：历年来CDM放电的目标级别   图4：CDM ESD目标级别的分布预期的变化  ·CDM测试的标准降低的原因 根据上述结果，可以看出在JEP157标准中对CDM能力的要求明显降低，其原因如下： 1.IC元件的引脚数和封装尺寸显著增长 在给定的预充电压下，峰值电流限制了芯片的CDM能力（特别是封装尺寸）。随着引脚数量和封装尺寸的增加，IC可以存储更多电荷，导致CDM放电时的峰值电流快速增加。因此，在相同峰值电流的情况下，引脚数量和尺寸越大，CDM能力就越低。 2.IC工艺技术的进步 根据JEP157的路线图，随着工艺尺寸的减小，CDM能力显著降低。工艺尺寸的减小导致有源器件更小、更脆弱，同时金属互连更薄、更具电阻性，降低了ESD电路的稳健性。这使得在相同电流水平下，CDM保护变得更加困难。 3.具有高速数字、射频模拟和其他性能敏感引脚的混合信号IC日益普遍 对于高频电路，直接将ESD保护器件连接到I/O引脚会导致射频功能严重下降，因此需要将射频保护结构与核心电路隔离。通常通过在ESD器件和引脚之间插入并联电感/电容网络来实现。这种网络在低频ESD作用中提供接近零的阻抗，在正常高频操作中提供接近无穷大的阻抗。 金鉴实验室致力于为客户提供专业的ESD测试服务，帮助他们理解和评估其产品在面对静电放电时的表现，并提供针对性的解决方案，以确保其产品具有足够的可靠性和稳定性。 |
