欢迎光临专业集成电路测试网~~欢迎加入IC测试QQ群:111938408
注册
|
登录
|
高级搜索
|
网站地图
|
[
设为首页
] [
加入收藏
]
网站首页
测试工程
测试理论
测试实例
测试设备
相关技术
经验分享
测试研讨会
测试论坛
业界新闻
职业规划
拓展业务
关于我们
搜索
检索标题
智能模糊
搜索
热门标签:
TR6850
eeprom
ASL1000
IDDQ
LCD driver
ACCOTEST
Kalos
FA
csp测试
封装测试
当前位置:
网站主页
>
相关技术
>
编程语言
>
DC-DC芯片的layout要注意什么?
时间:
2024-05-13 19:23
来源:
电子工程学习圈
作者:
ictest8_edit
点击:
次
在DC-DC芯片的应用设计中,PCB布板是否合理对于芯片能否表现出其最优性能有着至关重要的影响。不合理的PCB布板会造成芯片性能变差如线性度下降(包括输入线性度以及输出线性度)、带载能力下降、工作不稳定、EMI辐射增加、输出噪声增加等,更严重的可能会直接造成芯片损坏。
一般DC-DC芯片的使用手册中都会有其对应的PCB布板设计要求以及布板示意图,本次我们就以同步BUCK芯片为例简单讲一讲关于DC-DC芯片应用设计中的PCB Layout设计要点。
1、关注芯片工作的大电流路径
DC-DC芯片布板需遵循一个非常重要的原则,即开关大电流环路面积尽可能小。下图所示的BUCK拓补结构中可以看到芯片开关过程中存在两个大电流环路。红色为输入环路,绿色为输出环路。每一个电流环都可看作是一个环路天线,会对外辐射能量,引起EMI问题,辐射的大小与环路面积呈正比。
(注意:当芯片引脚设置不足以让我们同时兼顾输入环路与输出环路最小时,对于BUCK而言,应优先考虑输入部分回路布线最优化。因为输出回路中电流是连续的,而输入回路中电流是跳变的,会产生较大的di/dt,会引起EMI问题的可能性更高。如果是BOOST芯片,则应优先考虑输出回路布线最优化。)
2、输入电容的配置
① 对于BUCK芯片而言,要想使输入环路尽可能小,输入电容应尽可能靠近芯片引脚放置;
② 为了让电容滤波效果更好,让电源先经过输入电容,再进入芯片内部;
③ CIN使用的大容量电容器,一般情况下频率特性差,所以要与CIN并联频率特性好的高频率去耦电容器CBYPASS;
④ 电流容量小的电源(IO≤1A)场合,容量值也变小,所以有时可用1个陶瓷电容器兼具CIN和CBYPASS功能;
3、电感的配置
① 对于BUCK芯片而言,要想使输入环路尽可能小,电感要靠近芯片SW引脚放置;
② 以覆铜方式走线减小寄生电感、电阻;
③ SW节点要以最小面积处理大电流,防止铜箔面积变大会起到天线的作用,使 EMI增加;
④ 电感附近不要走敏感信号线;
⑤ 自举电路这一块,自举电路要尽量去靠近SW pin脚来缩短整个高频的流通路径;
附上温升10℃时,PCB板的线宽、覆铜厚度与通过电流的对应关系供参考。
4、输出电容的配置
· 降压转换器中,由于向输出串联接入电感器,所以输出电流平滑;
· 输出电容靠近电感放置;
5、反馈路径的布线
① 通常FB反馈网络处的分压电阻都采用K级,10K级或上百K的阻值,阻值越大,越容易受干扰,应远离各种噪声源如电感、SW、续流二极管等;
② FB、COMP脚的信号地尽可能地与走大电流的功率地隔离开,然后进行单点相连,尽量不要让大电流信号的地 去干扰到小信号电流的地;
③ FB的分压电阻要从VOUT上进行采样,采样点要靠近输出电容处才能获得更准确的实际输出电压值;
顶一下
(0)
0%
踩一下
(0)
0%
------分隔线----------------------------
上一篇:
什么是 Cu clip 封装
下一篇:
芯片设计 | I/O System
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
中立
好评
差评
用户名:
验证码:
匿名?
发表评论
最新评论
进入详细评论页>>
本类推荐
芯片设计 | I/O System
什么是 Cu clip 封装
程序的灵魂—算法
芯片Pad-based CDM ESD保护
C语言中的短路现象
热文排行
单片机编程知识的10个问题
C语言入门基础
芯片Pad-based CDM ESD保护
C语言中的短路现象
DC-DC芯片的layout要注意什么?
什么是 Cu clip 封装
程序的灵魂—算法
芯片设计 | I/O System
相关文章
芯片设计 | I/O System
DC-DC芯片的layout要注意什么?
什么是 Cu clip 封装
程序的灵魂—算法
芯片Pad-based CDM ESD保护
C语言中的短路现象
C语言入门基础
单片机编程知识的10个问题