 前面我们详细介绍了DAC工作原理，DAC（数模转换器）原理大揭秘，那么ADC是什么呢？模数转换器（ADC，Analog-to-Digital Converter）的主要功能是将模拟信号转换为数字信号，方便后续的数字处理和存储。它的基本工作原理可以分为以下几个关键步骤：ADC工作原理 1. 采样（Sampling） 采样（Sampling）是将连续变化的模拟信号在特定的时间间隔内进行“离散化”，即在固定的时间点获取其瞬时值。 · 采样率（Sampling Rate） 采样频率决定了数字信号的时间分辨率。根据奈奎斯特定理（Nyquist Theorem），采样频率必须至少是输入信号最高频率的两倍，否则会出现混叠（Aliasing），导致高频信号错误映射到低频信号。 fs≥2*fmax 其中， fs为采样频率，fmax为输入信号的最高频率。 · 抗混叠滤波器（Anti-Aliasing Filter, AAF） 由于采样是对信号的瞬时值进行记录，因此在ADC输入端一般会使用低通滤波器来滤除高频分量，以防止混叠。 2. 采样保持（Sample and Hold, S&H） 在 ADC 内部，为了保证后续的量化过程能够处理稳定的电压信号，通常会使用一个采样保持电路（S&H）。 · 工作方式： 1.采样阶段（Sample Phase）：开关导通，输入信号充电到电容上。 2.保持阶段（Hold Phase）：开关断开，电容保持采样到的电压，使后续的量化电路能处理稳定的信号。 这一过程可以减少因输入信号变化过快而导致的误差。 3. 量化（Quantization） 量化是将模拟电压值映射到有限的离散数值上。ADC的分辨率由位数（bit）决定，例如： · 8-bit ADC：有28 =256个量化级别 · 12-bit ADC：有212 =4096个量化级别 · 16-bit ADC：有216 =65536 个量化级别 量化级数越多，ADC的分辨率越高，每个量化级之间的电压间隔（量化步长 ）为： Q=(Vref(max)-Vref(min))/2N 其中， • Vref(max)和Vref(min) 是ADC的参考电压范围， • N是ADC的位数。 4. 编码（Encoding） 在量化后，每个电压值被转换为二进制数，以便数字电路处理。编码方式通常有： · 无符号二进制（Unsigned Binary）（适用于单极性信号） · 二进制补码（Two’s Complement）（适用于双极性信号） ADC的不同架构 ADC的实现方式有多种，常见的架构如下： 1. 逐次逼近寄存器型（SAR ADC, Successive Approximation Register ADC） 原理： · 逐步比较输入电压与内部DAC（数模转换器）的输出电压，通过逐位调整逼近真实值。 · 使用逐次逼近寄存器（SAR） 控制逐步调整DAC的输出，直到找到最接近输入电压的数字值。 优点： · 速度适中（1MSPS~几十MSPS） · 低功耗，适用于便携设备 应用： · 工业测量 · 传感器信号采集 2. 流水线型（Pipeline ADC） 原理： · 将ADC分成多个级，每一级处理若干比特，并逐步细化量化结果。 · 通过多个子ADC和误差校正机制，提高精度和速度。 优点： · 高速（几十MSPS到几百MSPS） · 适用于高分辨率应用（12-16位） 应用： · 无线通信（如5G基站） · 高速成像（如医疗CT） 3. Σ-Δ（Sigma-Delta）ADC 原理： · 通过 过采样 和 噪声整形 技术，将高频噪声推到不关心的频段，然后用低通滤波器去除。适用于高精度低速应用。 优点： · 极高分辨率（16-24位） · 低噪声 应用： · 高精度传感器 · 音频ADC 4. 并行比较型（Flash ADC） 原理： · 采用大量并行比较器，直接将输入电压与多个参考电平比较，得到最终结果。 · 速度最快（可达GSPS级别）。 优点： · 超高速转换（几GHz级别） 缺点： · 硬件资源需求大，功耗高 应用： · 超高速数据采集（如雷达、光通信） 总结 ADC的核心流程是 采样 → 采样保持 → 量化 → 编码，不同ADC架构适用于不同场景： · SAR ADC：低功耗中等速率，适用于工业测量、MCU接口 · Pipeline ADC：高速高精度，适用于无线通信、成像 · Sigma-Delta ADC：高精度低速，适用于传感器、音频 · Flash ADC：极高速，适用于高速数据采集 在半导体测试领域，ADC的性能（如分辨率、采样率、线性度、失调误差）都会影响最终的测试精度和芯片良率优化。 |
