 摘要：本篇文章主要是以无线通信芯片的测试为课题来加以分析的。为了解决这个课题，在此将介绍基于ADVANTest(爱德万测试)SoC测试系统的高速高精度的任意波形发生器(WVFG)、波形数字转换器(WVFD)、以及超高速任意波形发生器(GSAWG)上的所实现了的结构和新近采用的技术。另外，这里也说明了关于利用这些技术进行测试的例子。 缩略语的说明： WVFG: Wideband Video Frequency signal Generator WVFD: Wideband Video Frequency waveform Digitizer GSAWG: Giga-Sample Arbitrary Waveform Generator W-CDMA: Wideband Code Division Multiple Access 3GPP: 3rd Generation Partnership Project OFDM: Orthogonal Frequency Division Multiplexing TAT: Turn Around Time DUT: Device Under Test
最近，直接将RF信号落向Base Band带的Directly Conversion方式正成为大家的话题，但作为它的先驱，还有将数百MHz程度的中间频率落向 Base Band的方式。对于测试这种芯片的场合，则需要使用到具有数百MHz载波的调制信号。 为了测试宽带域的Base Band信号，ADVAN-TEST(爱德万测试)开发了能搭载在SoC测试系统T66xx系列上的任意波形发生器WVFG和波形数字转换器WVFD，以及能直接发生数百MHz载波调制信号的超高速任意波形发生器GSAWG。本文主要介绍了GSAWG对one-chip化通信类芯片测试的作用。 2无线通信芯片测试的课题 (1)低TAT(验证、测试工时的降低) 在制品寿命大多低于1年的消费类IC市场中，制品开发的TAT短缩已经成为燃眉之急。但是，由于SoC化的发展，极其复杂的系统被越来越多的集成在1个chip上，而致使验证和测试的工时大大增加了。 (2)降低测试成本 以前要5个chip才能实现动作的系统，如今只要1个chip就可以实现，但是价格也减少为主chip1个＋α的程度。为了满足急速商品化的市场，必须实现测试系统的成本降低。 (3)高Dynamic Range、宽带域测试 Analog性能从原来用计测器来实现的高性能，到能够用1个chip来实现，伴随着前面所述的通信速度的高速化，高性能化的压力正日益提高。 3Base Band IC测试方案 (1)实现低TAT(验证、测试工时的降低)的方案 周边回路的减少： 原来，在Tester上进行analog性能的测试时， DUT周边必须设有relay和AMP等周边回路。我们花了许多时间来使我们的测试系统所需的周边回路趋向最小限度。以下说明了各unit的特征。各unit概要的block表示在图1至图3中。 WVFG准备了2 channel×4(board/ch)，并且可以在这4块board之间独立的控制信号的振幅和 DC offset的电压；2个ch间能够完全独立的进行控制。当然，也可以实现使用共同clock或start trigger的ch同期动作。 差动输出信号除了指普通模式DC电压的重叠和差动之间offset电压重叠的机能之外，基于unit 内藏电容器的AC coupling机能支持了LSI方面也支持了自己的偏压。 波形memory记忆了合计直到8(MW/ch)的最大128(种/ch)的波形数据。这些波形数据的输出顺序可以自由的指定并且连续的发生。或者说，可以使这些波形从与logic测试pattern同步的发生信号中切换控制，可以实现在高THROUGH PUT中的一连串测试。 进行WVFG的D/A变换的clock是专门为产生与系统基准clock频率相同的低jitter的高频率分解能clock源的WVFG准备的。也能够将与logic pin同步的clock，通过PLL来实现叠加。 使D/A变换后的阶段状analog波形smoothing的低通滤波器内藏了6种对应于测试信号的频率带。
WVFD准备了4ch，输入pin可以在相当于1个 ch的6个signal端和一个差动输入中进行选择。输入cupping可以在50 WDC，1MWAC，1MWDC中加以切换。DC offset除去机能和大约3dB步长的宽范围振幅range可以除去输入信号中的重叠的DC 成分，实现了使用最佳振幅range来进行波形观 采样clock作为低jitter的clock，是为WVFD 专用而准备的。和WVFG相同，可以将与logic pin同期的clock，通过PLL来实现频率叠加的功能。 波形取得的开始(trigger)除了由软件来start 之外，基于与logic pattern同期的start、event timer的start、边可以根据所观测波形的上升和下降的斜面来实现level trigger的start。除了level trigger机能之外，波形取得的开始同时控制着全部channel。Level trigger机能具有可以对各观测波形独立的施加动作，也可以与特定channel的trigger 同期开始对其他channel的波形取得。另外，也准备了retrigger机能和pretrigger机能等多样的波形取得机能。 (2)降低测试成本的方案
系统自动支持直到4个LSI的同时测定机能。由此，可以在大规模生产情况下减少近1/4的测试成本。用户以前都是辛苦的边制作周边回路，边记述复杂的测试程序；使用本系统可以简单的从1个测试转换为同时测试。基于这个原因的 pin的周边构造WVFG/D如图1、图2所示。 由于要符合高性能化了的DUT，各unit实现了以下的高性能。 WVFG是指能发生直到数十MHz带域的低失真analog测试信号、最高变换速度为200MHz、精度为16位的任意波形发生器。 W-CDMA的Base Band信号发生可以用这个unit来发生。 WVFD是指可以解析直到数十MHz带域的低失真analog测试信号的高精度、高速变换的波形数字转换器。它拥有超过100MHz的analog带域(- 3dB)、能对从DUT中发出的analog信号进行高速的A/D变换，并且可以保存到1MW/ch的波形数据记忆 memory中。 此外，由于结合了2种analog LPF和4种digital LPF,实现了低噪音高dynamic range的高THEOUGHPUT测定。如果使用digital LPF，例如，如果解析信号带域未满4MHz，在高速变换模式250Msps中可以实现32倍的over sampling，则可以只使用必要量的解析数据数，使观测方的SNR 提高15dB。 4测定举例 接下来，举例说明一下基于WVFD的数字滤波器的性能改善效果。以前，为了降低noise floor，使用了over sampling的方法。如图3所示，例如，对通常的sampling频率如果使用32倍的sampling频率， noise floor则能下降15dB。这样的结果，就能够检测出在noise floor中埋藏了的spurious。但是，这种手法的问题点是使比率取得的数据数增加了。因此，数据的传送时间、演算时间等也增加了。
使用了新系统中的over sampling之后，通过由数字滤波器实时的消减数据数的方式解决了这个进退两难的矛盾。 5小结 除了上面介绍的WVFG/D之外，ADVANTEST 还开发了能直接发生8bit/4Gsps信号的超高速波形发生器GSAWG。由于篇幅关系，在此不能作进一步的介绍。基于这些领先技术的测试，已经能满足伴随着SoC化而出现的TAT短缩、测试成本消减以及高性能化的要求。 今后，为了解决更高的性能和更低的测试成本这对矛盾的要求，我们将继续对这方面进行探索。 |
