ATE Load Board的叠层设计
时间:2021-07-15 17:52来源:Jian的ATE学习手记 作者:Jian 点击:
次
今天来聊聊关于ATE loadboard的设计，就是ATE Load Board设计中的叠层问题。可能很多做ATE测试的同学们都没太注意过这个问题。但是叠层设计确实是关系到Load Board性能的一个关键因素。
上图是一个很常见的ATE Load Board的叠层。靠近DUT Side和Tester Side，依次向内排列Signal层，走信号。正中间的层用来走power plane。通常Signal层会设置为一样的铜厚，常见的是0.5oz。Power层会设置为一样的铜厚，常见的是1oz或2oz。
这样做叠层对称，易于加工，用久了也不易发生翘曲。有时候一块Load board用着好好的，过了几年忽然发现Open Short不过了，检查下来发现是tester pogo的位置接触不上了。很大的可能就是板子发生了翘曲。当叠层不对称，板子应力不均衡，就更容易导致翘曲的产生。所以在设计时，尽量保证叠层对称，有利于板子延年益寿。
通常这样的叠层是为了给低电压大电流芯片的用的。有两个目的：1.保证信号质量。2.保证可加工性。
还是先说可加工性。上图的叠层，大电流的主电源铺整层靠近DUT端。对称的靠近Tester side端，分配了小电源PWR1和PWR2，也是以分割平面的方式铺。所有的Power层都采用同样的铜厚。所有的信号层也都采用同样的铜厚。所以总体看，叠层仍然是对称的。
保证信号质量方面，主要是保证了电源完整性，也就是我们常说的PI。为什么说这样设计叠层，PI会好呢？那要先从电感和电容说起。
当电流流过导体时，就会产生电感。而不是初中物理学的，只有线圈才能产生电感。因为当电流流过导体时，会在导体周围产生磁场，电感的定义是：L=N/I，其中N是磁力线的数量，I是流经导体的电流大小。可见，电感只跟磁力线的数量，和电流大小有关，跟是否是线圈没有必然联系。
可是为什么我们提起做电感，就是要绕线圈呢？其实我们不过是利用了平行导体之间互感相互增强的原理，既省材料又省地方地制造值尽量大的电感而已。
再回到之前的话题，既然只要有电流流过导体，就会产生电感，那么Load Board中，电源、地的过孔，就可以看做一根根小电感。并且ATE Load Board板厚比一般的EVB板要厚很多，通常是4-5mm厚，甚至可以达到6.35mm的厚度。这么长的过孔，产生的寄生电感可以达到几nH的量级。
电压不同的两个导体之间会形成电容。所以平行的Power平面和GND平面之间也会形成电容，如果是整层平面的话，大约有几十nF。
从上面这张图可以看出来，我们在做Placement时，即使把退耦电容放在BGA的正下方，但是信号还是要经过很长的过孔。长过孔上寄生电感的存在，会导致电源的带宽降低。简单画个图来说就是下面这样的：
我们希望有个完美的Power Impedance，在整个频率范围内都有很低的阻抗。实际上在整个电源通路内（ATE LB以及Socket），会有很多电容电感。即使把这些电容电感都当做理想的，我们会发现，在高频段，电感会抵消电容的作用，使Power Impedance变大。回忆一下高中物理课的知识：越大的电感，在高频段阻抗越高，越小的电感，在高频段阻抗越低。
所以我们希望从电源平面，到DUT Pin的这一段过孔尽量短，这样过孔所带来的寄生电感也尽量小。从而尽可能地使电源阻抗不要在高频段变得太高。
其实我自己更喜欢把电容比作水库，把电感比作水渠，把工作起来的DUT当做时时刻刻在用水的城市。我们当然希望城市附近有个水库，而不希望喝口水还得南水北调。水还在路上，人都渴死了。换到ATE Load Board上来说，就是，电荷还在过孔里呢，芯片都挂了。
ATE Load board天然在电源方面比不上应用板。不仅仅由于板子厚。而且相对于应用板和系统板，DPS距离DUT实在是太远了。远距离输送再怎么样也比不上附近就可以安排电源芯片。其实从倒数第二张图还可以发现一个问题。即，ATE是一定要用socket的。Socket针有几mm长，这部分电感后面，是没办法再加电容了。
好在ATE测试中，芯片工作状态和实际应用中的状态不同。可以请DFT工程师适当评估at-speed pattern所需的电流。避免产生Load Board性能之外的要求。
-
叠层要对称，便于加工，避免翘曲。
-
低电压大功率芯片的电源叠层要靠近DUT。
|
------分隔线----------------------------
