 在了解以上知识后，我们应该知道，时钟信号在布线时一定要远离这些噪声源，有时要用专门的屏蔽把时钟信号保护起来，以免被干扰而出现抖动和毛刺，时钟方面的问题先介绍至此，接下来介绍一下电源方面的一些注意事项，大家知道电源都需要滤波电路，都知道VCC,VDD要加一滤波电容，那么该怎么加，怎么布才更好呢，那就请君继续吧。 在讲解之前，我们先来看一个电源滤波的PCB示例：
从上图可以看出一个典型电源滤波的电路图：一个磁珠加一个大电容和一个小电容，有人说用ATE给IC供电，有磁珠的话会导致压降，说的没错，但是如果将ATE的force和sence分开，也就是将sence端接到磁珠后面，这个问题就可以解决。 在此滤波电容又起到什么作用呢？我们第一想到的是它可以阻止电源系统的噪声被耦合到器件从而降低器件的性能，这点没错，尤其是当系统电源不是很好的情况下，它的这方面作用就更大，在ATE测试中同样适用，但还有一种情况可能是工程师们比较容易忽略的，那就是：它还可以阻止IC本身的高频电压变化（噪声）从器件传输进电源系统对系统和器件本身的其它部分产生影响。没错！就是这个经常被人忽略的作用往往会导致一些问题的发生，如我们在debug时会遇到电源波动的比较厉害，但实际的电源并不会这么差，很显然是IC反过来影响电源系统造成的，这时我们要根据IC本身的特性配置一个更合适的滤波器以防止IC对系统电源的影响，从而影响别的IC工作，这在demo板或者系统设计时更加重要。 图中大的电容主要起到一个低频旁路的作用：也就是使元件与其电源系统中存在的低频噪声隔离。小的电容起到一个高频旁路的作用,控制并阻止时钟元件产生的高频交换噪声进入系统电源网络,防止高频输出缓冲器噪声（通过共模通路）耦合到“相同器件”的其它缓冲器和内部电路,减少高频时钟抖动率（Cycle-to-cycle jitter),通过防止各个器件引脚的电源与自身去耦来实现。另外在我接触的一些工程师中，很多人对磁珠并不是十分了解，在此对磁珠做一简单介绍：
上图给出了磁珠的等效电路图和其阻抗-频率特性，从图中我们可以看出其阻抗是随着频率变化而变化的，所在在设计原理图时就要考虑怎么使用磁珠比较好。下图是一个磁珠评估示意图和评估结果：
由此我们可以得出一些推荐的磁珠：
推荐：
在电源滤波中还有一种结构容易被人遗忘，那就是：电阻滤波电路，其优点在于： 
例如，IDDA（VDDA 引脚）= 15mA（最大）。使用8 欧电阻只产生0.12V 电压降，符合器件操作规范。 另外，电容会产生自谐振，这个大家都知道，但是在电源滤波上大家有没有考虑过这个问题，下图给出一个自谐振示意图及曲线，可以从理论上认识一下：
在并联不同值的旁路电容器可能产生的严重结果，如下图：
由此我们给出一个电源旁路总策略 |
