 今天我们聊聊芯片测试，相信同行的大神们已经都很熟悉了，本篇主要给刚入行的兄弟以及行外人简单介绍一下我们这群牛马整天都在折腾些啥。芯片测试是通过给定器件输入，测量输出响应，将其与预期的输出相比较，以评估IC器件电学特性及逻辑功能的过程。 是验证产品设计、监控生产状况、保证产品质量、分析产品实效以及指导应用的重要手段。 大白话就是：通过一些手段把坏的芯片挑出来，好的留下。 芯片测试贯穿整个产业链，在每个阶段都要进行测试，一个是为了节省成本，毕竟测试不通过的芯片就没必要进行后续的流程了（毕竟每个环节都得花钱啊），一张图来呈现芯片测试在整个产业链中位置。   芯片测试 主要分直流测试，交流测试和功能测试，下面我们逐个简单介绍一下。 1.直流测试 用欧姆定律测试器件的稳态电气特性，方法是加电压测电流（加压测流，FVMI）或加电流测电压（加流测压，FIMV） ATE测试机中的PMU/PPMU/DPS等VI源用于DC参数测试 1.1接触测试（连接性测试/开短路测试 OS） 目的是验证芯片管脚是否存在开路或短路 标准是管脚与ATE正确连接，管脚与电源、地或其他管脚未发生短路。 方法：（加流测压，FIMV） •利用保护二极管，给所有管脚输入为0V，利用VI源给测试的管脚施加电流(100uA~250uA),然后测量电压（二极管导通压降正常０.６－０.７V（硅管）） 以测接地二极管为例：正常会测到-0.6V左右的电压 •若短路(R≈0Ω)，测的电压会接近0V，大于- 0.２V (fails) •开路(R很大),会测到非常高的电压，小于 - 0.9V (fails) 一般设置测量电压的上下限是-0.9V ~-0.2V  1.2电源电流测试-静态IDD电流 静态IDD是器件静态时漏极到地消耗的漏电流 目的是确保器件低功耗状态下的电流消耗在DataSheet（规格书）定义范围内，对于依靠电池供电的便携式产品的器件来说，此项测试格外重要。  静态IDD也是测量流入VDD管脚的总电流，它是在运行一定的测试向量将器件预处理为已知的状态后进行，典型的测试条件是器件进入低功耗状态。测试时，器件保持在低功耗装态下，去测量流入VDD的电流，再将测量值与规格书中定义的参数对比，判断测试通过与否。   测试步骤如下： •利用DPS，施加电源电压最大值(极限电压)； •施加预置条件，使器件先进入低功耗状态； •停止向量输入； •等待1ms-5ms; •测量流入VDD管脚的总电流. •根据DataSheet中给定的输入电流范围判定。  1.3电源电流测试-动态IDD电流 动态IDD是器件工作状态时漏极到地消耗的漏电流。 目的是确保器件工作状态下的电流消耗在DataSheet定义范围内。  动态IDD也是测量流入VDD管脚的总电流，通常由PMU或DPS在器件处于最高工作频率下运行一段连续的测试向量时实施，测量结果与规格书中定义的参数对比，判断测试通过与否。  测试步骤如下： 利用DPS，施加电源电压最大值； •器件工作在最高频率下，运行连续的测试向量； •等待1ms-5ms; •测量流入VDD管脚的总电流; •停止测试向量 •根据DataSheet中给定的输入电流范围判定。  1.4 输出高／低电平 V O H／ＶO L 目的是检查器件在指定电压条件下输出电流的能力，确保器件输出阻抗满足设计要求。  VOH/VOL是测试芯片驱动下一级电路输入的高/低电平的能力。 测试步骤如下： •施加电源电压最小值； •设置钳位电压； •施加预置条件，使被测输出管脚为高/低电平； •利用PMU，施加测试条件中的负载电流IOH/IOL； •其余输出端开路，等待1ms-5ms； •测量电压. •根据DataSheet中给定的输出电压范围判定。  2.交流参数测试 • 在某些频率下，向芯片提供各种电压测量终端的阻抗或动态电阻/电抗 • 测量器件晶体管转换状态时的时序关系 • 测量方法：确定输入信号和输出信号的两个不同（或相同）电压电平之间的时间间隔 • 所取电压电平通常是信号脉冲幅度的50%，10%或90% 2.1上升/下降时间测试 Tr/Tf ( Rising Time / Falling Time )： 输出脉冲从10%上升到90%（从90%下降到10%）的时间  方法：在给定测量频率下，输出电压状态变化时， 测量达到两个逻辑电平之间的时间间隔。 建立/保持时间测试 2.2Tset (Setup Time)： 数据输入信号比触发信号提前施加于器件输入端的最小时间 2.3TH (Hold Time): 数据输入信号在触发信号后保持的时间  方法：执行功能向量，在改变数据输入或触发信号的输入时间时，得到通过和失败的转换点，一般利用二分法查找。 2.4传输延时测试Tpd(Propagation Delay Time)： 输入状态改变和相应的结果输出改变之间的间隔时间 (开关特性）。  3.功能测试 验证器件是否能完成设计所预期的功能 基本过程：应用测试向量（测试图形），以器件规定的频率作用于被测器件，比较实际输出和预期输出。  功能测试四大要素：测试向量（pattern）、信号时序（timing）、信号格式（waveform）、信号电平（level) 3.1测试向量 测试向量其实就是我们在大学数电这门课学的真值表，通过设置1/0给芯片输入高/低电平，通过H/L来获取芯片输出的高/低电平。但芯片测试时建立的真值表可能不向我们学逻辑门电路时的那么简单只有简单几根pin几行数据，功能测试尤其是DFT测试的向量往往会有几十上百根pin上千万行向量数据，但原理都是一样的。 如图是一个pattern的示例，不同平台测试机格式有差别  3.2信号格式和信号时序： 信号格式是用来定义pattern中的1/0状态，主要有以下几种格式： NRZ （Non Return to Zero）：不返回，代表存储于向量存储器的实际数据，它不含有时沿信息，只在每个周期的起始（T0）发生变化。 RZ(Return to Zero 归零码）：返回零电平，数据为1提供正向脉冲，0时不变。 RO(Return to One 归一码）：返回高电平，数据为0提供负向脉冲，1时不变。 SBC(Surround By Complement 补码环绕）：前后周期数据不同时，在T0翻转电平，等待预定延迟后，在定义的脉冲宽度内显示真实数据，最后再翻转并保持至周期末。 DNRZ(Delayed Non Return to Zero 延迟非归零码）：延迟不返回零电平，数据转变不在T0，有延时。  信号时序是用来设置信号的跳变沿在什么时刻发生变化 3.3信号电平 信号电平主要有VIL/VIH/VOL/VOH/VT VIL是驱动芯片低电平的电压值对应pattern中的数字0；VIH是驱动芯片高电平的电压，对应pattern中的1；VOL是判断芯片输出低电平的门槛电压对应pattern中的L; VOH是判断芯片输出高电平的 门槛电压对应pattern中的H; VT是通过设置动态负载电流IOL/IOH控制测试机数字通道输出的vref电压，一般用作给芯片管脚上/下拉。  以上这些缺一不可必须有效结合起来才能完成功能测试，Timing在前面打节拍喊一二一，Pattern在节拍下根据设定的waveform和Level来相应的给芯片输入高低电平和接收芯片输出的高低电平状态正确与否。 4.小结 以上这些仅仅是开胃菜，只是介绍一下芯片测试的大概，芯片测试的内容远不止这些，还有很多注意事项和技巧等，后面抽时间再针对以上这些测试内容展开逐一做详细的剖析。当然完整的芯片测试开发还要包括方案评估，平台选型，硬件设计，程序开发调试等，这些也在后续逐步整理分享出来。 |
