 一、降低测试成本提高测试速度势在必行 任何一种电子产品都离不开体积小、功能强的芯片，正是芯片推动着IC飞速发展，同时，也推动着IC电子设计自动化和测试技术的发展，但是测试不可避免的地要滞后于IC的开发。 系统级芯片（或系统集成芯片）测试是一个费时间的过程。要完成测试，要降低测试成本，需要生成数千测试图形和矢量，还要达到足够高的故障覆盖率才行。随着测试链从芯片级延伸到板级、系统级、最后到现场级测试，面临的测试挑战倍增。每一级都将增加费用，测试成本可能将占到芯片成本的一半。 全美IC供货商工业协会要求迅速降低测试成本。全美电子制造首创公司在半导体工业发展蓝图上，提出在今后10年中将测试成本降低90％。半导体工业协会负责确定的这一国际半导体技术发展蓝图采用了美国、欧洲、韩国和中国台湾的数据。 英特尔公司的副总裁PatrickCelsinger先生利用1998年更新的技术发展蓝图数据，提出了测试摩尔定律，并在美国大西洋城举行的1999年国际测试会议上就此做了讲演。该定律预测未来几年，每一晶体管的硅投资成本将低于其测试成本。PatrickCelsinger先生指出，硅成本已迅速下降，测试成本却基本保持不变。并且，被测器件的速度常常比测试设备能测的速度高。也就是说，测试设备的发展速度已跟不上测试对象的发展。同时，测试成本在制造成本中所占比例过大。 二、混合信号测试总线新标准 伴随系统级芯片嵌入核或虚拟部件（IP模块）概念的出现，产生了混合信号测试的概念。芯片的测试重点一直是数字输入/输出，但某些嵌入核和芯片需要模拟测试。为此，IEEE半导体工业协会（SA）标准委员会于1999年6月批准了建立混合信号测试总线标准的1149.4文件。 1149.4测试总线能将板上所有芯片与板外的模拟激励信号源和对激励作出响应的测量仪器相连。对每一块混合信号IC而言，1149.4测试总线规定了芯片上的矩阵开关。这样，通过芯片的边界扫描寄存器就能够把特定的管脚与1149.4总线直接相连。 IEEE1149.4向被测的系统级芯片提供了连接模拟激励与响应的路径。符合此标准的器件通过与1149.1兼容的数据寄存器（IEEE1149.1-1990规定的标准测试接入端和边界扫描结构）控制的虚拟模拟开关阵列，就能提供模拟测试能力。通过符合IEEE1149.4标准的混合信号器件的每一根模拟管脚均能输入模拟电流，输出电压响应。 每一根模拟管脚都能仿真1149.1测试接入端标准的数字状态，即提供静止的高低电平，并捕获数字响应。 IEEE1149.4标准的重点是互连（包括扩展的互连）测试。许多模拟信号管脚不是直接连到其它IC管脚上，而是通过无源元件来连接的，即在模拟管脚之间连接有电阻、电容、电感，从而形成了扩展互连。为了对模拟信号管脚进行互连测试，1149.4标准包括一个完整的管脚边界环路。本质上，所有管脚的边界扫描寄存器都是基于管脚的测试单元。另外，IEEE1149.4还应用边界扫描寄存器来捕捉每一模拟信号管脚的电压比特值。采用这种方式，模拟管脚已用于简单互连芯片的短路和开路测试. 三、混合信号测试呼唤测试新技术
集成电路制造商希望找到一种测试方法，既能确保产品高质量，又能使成本合算。换句话说，测试是一种使合格产品产量最大、次品减至最低的方式。随着越来越多的核，无论是存储器、逻辑电路、锁相环即射频IC核都集成到系统级芯片中。目前，制造商几乎找不到一种满意的自动测试设备来测试它们。现有的测试设备还不能测试像锁相环等模拟/混全信号器件。安捷伦技术公司自动测试分部的CregCeary先生说，过去的芯片或是混合信号器件或是数字器件。而现在的一些器件可能是数字的，但却有大量的模拟特性，这就对测试设备提出了新的测试需求。对此，模拟与混合信号核目前还没有明确的测试方案。而数字测试系统能使用基于扫描的测试方法来测试其内部特性。数字测试大部分是结构性测试，它能检测开路、短路和逻辑状态。而模拟测试多半是有关特性的功能测试，它能检查器件的工作是否正常。一个方案就是将测试过程分散到整个制造过程中，把成本分散开。确定在每一级（晶片、芯、衬底、板、系统和最终产品）应该监视什么。对混合信号IC的模拟部分必须采用复杂的高精度的功能测试。唯一明确的答案是对芯片的模拟部分的功能进行直接测量。然而，混合信号测试系统太昂贵，定价高达100～300万美元，因为它包括模拟与数字测试设备。 四、数字测试新标准有待扩充改进 IEEE和VSI（虚拟插座接口）联盟等标准化组织，都是通过使IC测试的某些方面实现一致性来降低测试成本。如果每一测试设备，不管谁开发的，都能运行设计IC时开发的测试图形，就能缩短测试时间，降低测试成本。1999年获得正式批准的标准IEEE1450是有关数字测试矢量的标准测试接口语言（STIL）。它能将CAD和CAE环境的测试矢量传输给自动测试设备。IC生产商与自动测试设备制造商的工业联合体一起开发了这种标准测试接口语言，是为了解决大量数字测试数据的装入问题。这一标准语言的确定对涉及这一问题的各方（产生数据的电子设计自动化设备供货商、处理数据的IC供货商和接受数据的自动测试设备供货商）都是有益的。标准测试接口语言能在仿真器、自动测试图形发生器（ATPG）、内置自测试（BIST）和自动测试设备之间传输测试图形，而现有的设计工具的不同软件界面不能进行这种传输。通过采用连接IC设计和测试环境的标准方式很容易产生、传输和处理测试数据。通过对数据通用格式的定义，IEEE1450允许立即连接支持该标准的测试设备。不需要支持特殊语言的内部测试接口，也不用修改这些接口，就能支持不同的设备。这一关联的标准使得产生共享工具的环境成为可能，并可在供货商和测试环境之间寻找到通用的测试流。 标准测试接口语言支持测试设备的仿真和自动测试图形发生器工具产生的定时、技术性能、图形和串行扫描描述。功能强大的波形支持信号定时的分级定义，并十分适合现代微处理器的总线结构。定时可用定时性能表和定时关系表来表示。
测试矢量数据可用增量格式，以取消冗余的数据。循环矢量可定义为宏信息，以进一步减少测试数据量。由于构成了标准测试接口语言格式，因此，当微处理器供货商需要时，还可以对图形文件进行修改和重复使用。标准测试接口语言存储支持边界扫描的串行扫描数据，不用干预测试转换，就可直接进行测试。IC数字测试其它方面的标准化工作还在进行，数据IEEE1450标准工作组的意见，标准化努力已扩大到5个方面。在半导体设计环境方面有P1450.1，直流电平的技术性能方面有P1450.2，测试仪的测试对象方面有P1450.3，测试流方面有P1450.4，半导体测试方法方面有P1450.5。这5方面中的每一方面都与主要的IEEE1450标准有关，并是具有其它能力的完整方面。它们可单独使用，如果一个环境需要所有的能力，也可集中使用。最终，IEEE1450系列标准将包括以上所有这些方面，但是要制定每一标准的所有条款还需要一段时间。
最终，标准制定小组规划确定一种结构，它能使设计环境与测试失效信息相关联。然后，通过采用标准测试接口语言的失效输入，完成调试和诊断。 现在芯片设计的一个重点是系统级芯片。这种IC将重复使用已设计好的功能复杂的电路模块，即嵌入核，也称为IP模块或虚拟部件。对包括两个或多个厂商提供的嵌入核的IC的可测性来说，还没有一个标准。每一个核提供商都在其产品上设计了一些可测性电路。然而，如果没有单独定义的、公开的可测性设计方法，核集成商不能自动检测每一核的可测性，也不能对它们进行集成。; IEEEP1500是测试嵌入核的推荐标准。它已正式称为基于嵌入核的IC的P1500标准可测性方法。P1500工作组为重复使用IP模块的IC制定了一个标准可测性方法。该标准的概念在于具有独立性，即嵌入核具有自测试电路，在功能上与整个IC或其它嵌入核无关。 |
