IC测试技术，依IC制造的不同阶段，分为芯片测试（Wafer Sort或Circuit Probe）与成品测试（Final Test或Package Test）两种。前者是以探针在产品仍处于晶圆制造阶段时进行的晶粒（Die）良莠测试，部分晶粒也可透过雷射修补；成品测试则是在IC封装之后执行，确定IC成品的功能与规格符合要求，又分为电性测试与机械性测试等内容。而依IC产品的种类，测试又分为内存测试与逻辑IC测试等，IC引脚数量越多，测试技术也愈趋高阶。一般标准化产品（如内存因规格统一，在测试上的困难度较低，反之非标准型产品如ASIC、SoC，是测试技术须克服的瓶颈所在。在此分述IC测试机主要产品趋势如下：

晶圆探针卡与针测机

    由于IC封装技术微小化是半导体发展的趋势，如芯片级封装(Chip- sized Package, CSP)、Memory、多芯片组合(Multi Chip Module, MCM)、良品裸晶KGD (Known Good Die)等测试均需数组式及高脚数探针技术；再者，高科技产品不断的推陈出新，如移动电话、计算机网络系统、汽车功能提升、笔记型计算机以及多媒体等产品的发展，均提高了制造商对晶圆探针卡与针测机的需求。因此，未来晶圆针测机与探针卡有以下四个发展方向：

a.针距微细化
    根据ITRS 2000年版的技术蓝图发展，半导体界除从2003年迈向0.13微米制程后，2005年0.1微米制程即将进入量产，同时70纳米制程开始试车，2009年半导体厂直接跨入70纳米，2012年更跨入50纳米的极深次微米制程中，晶圆探针卡的微距探针符合IC发展趋势。

b.同步多功能

    SoC已是半导体发展的趋势，高积集、高承载IC逐渐成为半导体的主流，未来IC的功能发展将更加复杂，包括逻辑、内存、模拟等功能区块将完全集中于同一颗芯片，相对使晶圆针测技术困难度提高。
c.适用晶圆级封装
在IC逐渐迈向覆晶(Flip Chip)与CSP的技术层次时，未来在晶圆针测阶段即能筛选KGD，将成为制程的最关键点。

d.通讯芯片用探针
  通讯是各界一致看好的明星产业，尤其RF IC因其使用电流较低，测试时外接线路的阻抗容易干扰讯号的传输，因此，针测卡线路的设计与制造精密度都是开发RF IC测试技术的关键。

IC ATE

a.由制造端朝向设计端发展
    随着IC产品功能强化、设计日趋复杂，半导体业者在IC ATE的投资比例日渐增加，也因此出现了测试应结合设计之需求，希望在IC设计之初即将测试方式、测试模式一并予以考虑，以免测试过程成为IC制作上的最大瓶颈。因此现今IC设计已开始朝向DFT(Design for Test)发展，也就是由设计的领域来解决测试的问题，将一部分复杂的测试功能纳入芯片设计中，使芯片本身拥有测试该芯片部份功能的能力，大幅降低测试设备的复杂度以及测试成本。

    测试技术的发展方向采用电子设计自动化(EDA)来整合DFT与ATE，也有部份ATE业者采用翻译机制应用程序接口(Application Program Interface, API)来执行EDA到ATE间的程序编译，因此测试研发人员也须与IC设计人员合作，或直接加入设计工作。

b.共通平台的推出
    为了使ATE能满足高密度IC的测试需求，部份业者正致力推出开放式的共同设计与测试平台标准。如Advantest在Intel的促请下于2002年七月成立半导体测试联合会(Semiconductor Test Consortium, STC)促成发展半导体测试的基础标准与开放式平台，目前该联合会已建立了STC Semiconductor Test Open Architecture (OPENSTARTM)，共有Advantest、Intel、National Instrument (NI)、Motorola、Philip等三十多家业者加入。另一方面，2002年8月自席伦伯格(Schlumberger)半导体测试部门独立出的NPTest 则成立了NPTest Open Architecture。虽然已有OPENSTARTM等的推出，但由于对测试困难度的解决之道发展已如多头马车，因此仍有部份业者并不看好共同标准，如Agilent等。由于加入OPENSTARTM规格者多为Advantest的上下游业者，其它业者亦有其解决之道，如Agilent的EDA系统、Credence与Cadence合作整合其仿真与测试发展工具、Inovys引进多家公司的相关软硬件系统等，因此大多数ATE业者认为OPENSTARTM并不具代表性，共通平台在三至五年内无法扩及所有的ATE供货商