欢迎光临专业集成电路测试网~~欢迎加入IC测试QQ群:111938408

专业IC测试网

芯片测试黑话看不懂?超通俗人话术语手册,新

时间:2026-09-25 12:40来源:芯片测试插座 作者:ictest8_edit 点击: 次

 

芯片测试是芯片出厂前,用来验证功能、参数以及可靠性的工序。行业缩写多、专有名词密集,很容易让人看不懂。本文按照测试阶段 → 设备治具 → 测试内容 → 可靠性 → 判定与质量 → 效率成本六个模块整理,把常用术语转成通俗表达,读完就能理解芯片测试完整链路。

。


一、芯片两大测试阶段:CP、FT

晶圆上单独的一颗未封装芯片,叫 Die(裸片)。芯片测试分成封装前、封装后两个阶段,两类测试面对的失效来源不一样。

CP(Chip Probe,晶圆测试):在封装之前,用探针接触晶圆上的裸片做检测。目的是提前挑出坏裸片,省下后续封装的开销,测试结果记录在 Wafer Map(晶圆图)上。

 
 
FT(Final Test,成品测试):芯片完成封装后的全套检测,主要用来发现封装带来的各类缺陷,例如断线、虚焊、封装应力引发漏电等。



简单区分:CP 针对晶圆工艺本身的缺陷;FT 重点捕捉封装环节引入的不良。

 

二、核心测试设备与治具术语

ATE(Automatic Test Equipment,自动测试设备)是整套测试的基础平台。测试机(Tester)产生并采集信号、判定好坏;信号经由 Test Head(测试头)送到待测芯片。

芯片依靠转接组件接入测试系统,不同阶段配套治具不同:

· CP 阶段:Prober(探针台)移动晶圆,Probe Card(探针卡)上面的细针接触裸片焊盘,完成信号连通。

· FT 阶段:Load Board(负载板)承载封装芯片,芯片放置在 Socket(测试座),依靠内部 Contactor(接触器,金属触点)连通引脚。

Handler(分选机)完成封装芯片自动上下料,并依据测试结果分类。所有被测器件统称为 DUT(Device Under Test,被测器件)。

 

三、主流测试项目与核心指标

测试项目由浅到深,覆盖不同维度的芯片性能:

· Continuity / Open / Short(通断测试):检查引脚连通状态,排查开路、短路。

· DC 参数测试:测量静态下电压、电流、电阻,典型指标是 IDDQ(静态电流),数值异常偏高往往预示芯片内部存在缺陷。

· AC / Timing:验证高速动态性能与建立、保持等时序参数。

· Functional(功能测试):核验芯片各项功能是否符合设计预期。

· Scan / BIST:扫描链和内建自测试;MBIST 用于存储器、LBIST 用于逻辑电路,用来覆盖芯片内部电路缺陷。

同时会根据芯片类型做专项测试,包括模拟、射频、存储、逻辑芯片测试。

四、可靠性与环境耐受性测试


通过加速应力试验,提前激发芯片早期失效,是工业、车规芯片的必备项目: Burn-in(老化)、HTOL(高温工作寿命)、HAST(高温高湿加速试验)、温度循环、热冲击,用于验证长期工况下的稳定性。 ESD(静电放电)、Latch-up(闩锁效应测试),检验芯片承受突发应力的能力。

 

五、结果判定、芯片分档与质量管控


测试时使用 Test Vector / Pattern(测试向量 / 图形)输入激励,将芯片输出和预期数据 Compare(比对),失败记录到 Fail Log(失效日志)。

Shmoo Plot(舒穆图)可以直观展示芯片在不同电压、频率下的工作边界;Margin(裕量)、Guardband(保护带)用来评估芯片的安全余量。

采用 Bin 机制分级:Hard Bin 区分良品与报废品,也可依据速度、功耗、耐温等级划分商用、工业、车规产品。

量产质量指标包含 Yield(良率)、Overkill(误杀)、Escape(漏检,需要严格控制)、DPPM(百万缺陷率)。失效样品会做 Failure Analysis(失效分析),定位 Root Cause(根因)。 依靠 Golden Unit(黄金样品)和 Calibration(设备校准),保证测试系统本身准确。

六、测试效率与量产成本核心指标


Test Time(测试时间)直接决定 Cost of Test(测试成本)。 Parallel Test(并行测试)、Multi-site(多工位),同一时间测试多颗芯片,降低单颗测试成本。 UPH(每小时产出)代表产线产能;Index Time(换料时间)是分选机上下料间隔;Tester Utilization(设备利用率)衡量测试机有效工作占比。


写在最后


上面六个板块,完整覆盖芯片从接触测试、参数验证、可靠性验证,到质量分级、量产提效的整套链路。理解这些术语,就能看懂芯片测试的全流程逻辑。

最后,一张表开会前扫一眼


黑话 人话
CP / FT 封装前初筛 / 封装后终检
ATE / Test Head 测试机主机 / 出信号的“手”
Prober / Probe Card 移晶圆的台子 / 扎焊盘的“针梳”
Load Board / Socket / Contactor 负载板 / 测试座(易耗品)/ 座内触点(pogo pin)
Handler / DUT 分选机 / 被测芯片
IDDQ 芯片“睡着”时的漏电流
Burn-in / HTOL / HAST 老化筛早期失效 / 高温寿命 / 高湿高温加速
ESD / Latch-up 抗静电 / 抗闩锁
Test Vector / Compare 考题 / 对答案
Shmoo Plot / Margin / Guardband 安全区地图 / 裕量 / 收紧的一圈
Bin / Yield 分档 / 良率
Overkill / Escape / DPPM 误杀 / 漏检 / 客户端百万缺陷率
Multi-site / UPH 一次测多颗 / 每小时产出
 
 
 
顶一下
(0)
0%
踩一下
(0)
0%
------分隔线----------------------------
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
用户名: 验证码: 点击我更换图片