欢迎光临专业集成电路测试网~~欢迎加入IC测试QQ群:111938408

专业集成电路测试网-芯片测试技术-ic test

当前位置: 网站主页 > 测试设备 > 测试机台 >

泰瑞达J750测试系统培训资料系列

时间:2009-04-04 21:31来源:www.ictest8.com 作者:ictest8 点击:

  泰瑞达(Teradyne)是全球最大的半导体自动测试设备供应商,也是连接系统和用于汽车行业的测试设备的领先供应商。泰瑞达为广泛的半导体电路提供测试解决方案,覆盖模拟、混合信号、存储器及VLSI器件测试所有领域的测试设备的供应商,测试平台包括 J971、J973、 Integra J750、 IP750、 Catalyst、 Integra FLEX、及Catalyst Tiger,测试产品覆盖半导体芯片如处理器、微控制器、客户特殊逻辑、记忆体、混合讯号IC、及System-on-Chip。

  J750是半导体测试设备历史上最成功的机台之一,也是用得最多的测试机,全球装配量超过2500台,每台售价在50万美金左右。

  低成本高性能并行测试机,采用windows操作系统,人机界面友好、简单;基于板卡的硬件架构,维护性好;配上MSO,基本能满足SoC的测试需求,有着较高的测试性价比。现在泰瑞达已经将其升级,推出了新的产品—— J750Ex.

  以下是其J750的具体培训资料,分5天课程,本站将逐一推出:

·System Overview

·512 and 1024 I/O Channels Test Head Only Packages
·100 MHz Operation
·4 or 16 Meg Per Pin Vector Memory
·Flexible Per Pin Timing & Voltage Resources
·Per Pin Parametric Measurement Units
·Device Data Oriented Programming
·Graphical User Interface Based On NT Platform
·Day 1
Basic System Configurations
H/W Architecture
S/W Architecture
IG-XL S/W Installation
Workbook and Worksheets
Pin Map Worksheet
Channel Map Worksheet
Lab
 
·Day 2
Program Validation
Spec Worksheets Global, DC,AC
Pin Level Worksheet
Test Instance Worksheet
Templates PPMU, DPS
Intro to Flow Table Worksheet
Lab
 
·Day 3
Define Timing Edges and Timing Modes
Time Sets Basic Worksheet
Time Sets and Edge Sets Worksheet
Functional and BPMU Templates
Program Run Controls and Debug Displays
Lab
·Day 4
Pattern Editor
Pattern compiler
Pattern Language
Pattern Debugger
Lab
·Day 5
Visual Basic for Test
Interpose Functions
Characterization Sheet
Shmoo Plot and Adjust Examples
顶一下
(1)
50%
踩一下
(1)
50%
------分隔线----------------------------
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
用户名: 验证码: 点击我更换图片